## 一、填空题

- 1. (1)指令集架构层; (2)微代码层; (3)编译器; (4)一一;
- 2. (5)位数; (6)位容量; (7)字节编址; (8)小端存储;
- 3. (9) 指令; (10) 平均; (11)IPC; (12)MIPS = 1/(T\*CPI); (13)MFLOPS
- 4. (14)程序和数据存储器分离; (15)程序控制; (16)存储器;(17)控制单元; (18)总线;
- 5. (19)符号和数值; (20)原码; (21)统一正负数的表示; (22) 移码; (23)2<sup>n</sup>;
- 6. (24)机器零; (25)1; (26)1.xxxxxxx;
- 7. (27)发现错误; (28)纠正错误; (29)冗余; (30)码距;
- (31)多重; (32)4; (33)两; (34)一; (35)除尽;
- 8.(36)行波; (37)先行; (38)生成; (39)传递;
- 9.(40)位; (41)行; (42)T=m т
- 10.(43)随机; (44)顺序; (45)位置; (46)直接
- 11.(47)开关; (48)熔丝; (49)一; (50)浮珊型; (51)紫外光
- (52)某一; (53)非易失;
- 12.(54)异步; (55)列地址; (56)计数器; (57)突发; (58)快速数据; (59)时钟; (60)双倍;

## 二、简答题

- 1.答: (1)存储单元结构: SRAM 的存储单元是由触发器构成的,每个存储单元通常由多个晶体管组成,因此相对较大且稳定。这种结构使得 SRAM 具有较高的稳定性和读写速度; DRAM 的存储单元是由一个存储电容和一个访问晶体管构成,存储电容在读取之前需要被刷新以保持电荷,这需要额外的刷新周期。由于存储电容的性质, DRAM 的存储单元相对较小,也更不稳定,需要周期性地进行刷新。
- (2)集成度:由于 SRAM 的存储单元比较大且稳定,因此相对于 DRAM,它的集成度较低。在相同面积内,SRAM 能够存储的数据量相对较少; DRAM 的存储单元较小且简单,因此可以更密集地集成在芯片上,相同面积内的 DRAM 能够存储更多的数据,因此具有更高的集成度。
- (3)速度:由于 SRAM 的存储单元是触发器构成的,读写速度较快且不需要刷新操作。SRAM 的访问时间通常在几纳秒到十几纳秒之间,速度较快; DRAM 的存储单元是电容构成的,需要通过访问晶体管进行读写操作,并且需要额外的刷新周期来维持存储数据的稳定性。因此,DRAM 的访问速度通常比 SRAM 慢,一般在几十纳秒到百余纳秒之间。

- 2. 答: (1)主存地址格式: 直接映射: 主存地址分为标签部分、 索引部分和块偏移部分。其中,标签部分用于存储缓存块的 标记信息,索引部分用于存储缓存行的索引,块偏移部分用 于指示在缓存行中的偏移位置;全相联映射;主存地址只分 为标签部分和块偏移部分,因为任意主存块都可以映射到任 意缓存行: 组相联映射: 主存地址分为标签部分、组索引部 分和块偏移部分,组索引用于选择缓存中的组,标签用于存 储组内的标记信息,块偏移用于指示在缓存块内的偏移位置。 (2) 映射原理:直接映射:每个主存块只能映射到唯一的一个 缓存行,根据索引直接确定缓存行的位置,全相联映射,每 个主存块可以映射到任意的一个缓存行,使用标签比较器比 较主存块的标记和缓存行的标记,确定是否命中: 组相联映 射:每个主存块可以映射到一组缓存行中的任意一个,首先 通过组索引选择组,然后再使用标签比较器比较标记,确定 是否命中。
- (3)比较器设计:直接映射:只需要一个简单的标签比较器,用于比较主存块的标记和缓存行的标记;全相联映射:需要一个比较复杂的全相联比较器,用于比较主存块的标记和所有缓存行的标记,确定是否命中;组相联映射:需要两个部分的比较器,首先是组索引比较器,用于选择组,然后是标签比较器,用于在选定的组内比较标记。

- 3. (1)答:对于RO,作为乘积寄存器,符号位也要参与运算,所以位宽为 n+1;对于R1,作为乘数寄存器,符号位也要参与运算,且末端增设了附加位 yn+1,所以位宽为 n+2 (2)ynyn+1 组合为 00 或 11:表示应累加+0,故 Cin=0。
- 01: 表示应累加+[x]补,故 Cin=0。
- 10:表示应累加+[-x]补,即加上[x]的反码末位加 1,这里 Cin =1 就是用来实现与[x]反码配合加 1。
- (3)MUX 对乘数寄存器中 ynyn+1 两位进行判断,根据 yn+1-yn的值(00,01,10,11)选择累加值应为+0、+[x]补、+[-x]补、+0。
- $(4){Py} = {(P + (yn+1 yn)[X] 补)y}/2$

- 4. (1)TLB 也称为快表,存放在主存中的页表称为慢表;快表是按内容访问的,慢表是按地址访问的;在进行地址转换时,往往同时查快表和慢表,如果查快表命中,则从快表中得到物理页号,同时终止查慢表的过程;如果查快表不命中,则从慢表中得到物理页号
- (2) 虚拟地址 VA 中的虚拟页号 VPN, 页表基址寄存器 PTBR 的内容
- (3) 在第 6步,若页表项 PTE 中的有效位=1,则需要更新 TLB; 同时根据页表项 PTE 中的物理页号 PPN 和虚拟地址中的页内偏移 VPO,构成物理地址 PA
- (4) 将第 3 步改为 PTE, 将第 4 步改为 PA, 去掉第 5, 第 6 步

5.

