Matrix multiplication verification

Digital Design and Logic Synthesis

Block: matmul_tb

Digital High Level
Design
Version 0.1

By:

Yair Ross 207287889

Dan Bar 212404982

Table of Content

List of figures	3
List of signals	7
Verification Test Objectives	13
Verification Plan	13
Test Bench Architecture	14
List of Tables	
Functional Coverage Table	16
Functional Checker Table	17
Functional Coverage and Checker results	18
Golden Model (python code)	21
Golden Model (matmul_golden) results	21

List of figures

Figure 1: matmul Block Diagram

Figure 2: FSM of matmul

Figure 3: FSM of apb slave

Figure 4: illustration for systolic array / buffers blocks

Figure 5: matmul_tb Block Diagram




Figure 1: matmul Block Diagram




Figure 2: FSM of matmul.

Figure 3: FSM of apb slave




Figure 4: illustration for systolic array / buffers blocks




Figure 5: matmul_tb Block Diagram

List of signals tables

Figure 1: matmul_intf signals table

Figure 2: matmul_stimulus ports table

Figure 3: matmul_golden ports table

Figure 4: matmul_coverage ports table

Figure 5: matmul_checker ports table

Figure 6: matmul_tb ports table

:Interface – הומך מודול בהם תומך

```
parameter DATA_WIDTH = 16
parameter BUS_WIDTH = 64
parameter ADDR_WIDTH = 16
localparam MAX_DIM = BUS_WIDTH/DATA_WIDTH
parameter SP_NTARGETS = 4
```

 $(matmul_tb - ממודול ה (ממודול ביסות: (ממודול ה$

```
clk
rst
```

סיגנלים פנימיים:

```
psel // sel
penable // enable
pwrite // write enable
[MAX_DIM-1:0]  pstrb // write strobe (byte select)
[BUS_WIDTH-1:0] pwdata // write data
[ADDR_WIDTH-1:0] paddr // address
pready // slave ready
pslverr // slave error
[BUS_WIDTH-1:0] prdata // read data
busy // Busy signal, indicating the design cannot be written to
```

Figure 1: matmul intf signals table

:Stimulus – מודול ה בהם תומך פרמטרים

```
parameter DATA_WIDTH = 16
parameter BUS_WIDTH = 64
parameter ADDR_WIDTH = 16
localparam MAX_DIM = BUS_WIDTH/DATA_WIDTH
parameter SP_NTARGETS = 4
                                                                         כניסות: (ממודול ה – interface)
      = s_intf.clk
rst = s_intf.rst
                                                                        (interface - יציאות: ( אל מודול ה
clk
      = s_intf.clk
      = s_intf.rst
rst
psel_o = s_intf.psel
penable_o = s_intf.penable
pwrite_o = s_intf.pwrite
pstrb_o = s_intf.pstrb
paddr_o = s_intf.paddr
```

Figure 2: matmul_stimulus ports table

pwdata_o = s_intf.pwdata

: Golden – Model - הודול מודול בהם תומך

```
parameter string GOLDEN_PATH = "" // need to be overwritten in test bench
parameter string DUT_PATH = "" // need to be overwritten in test bench
parameter DATA_WIDTH = 16
parameter BUS_WIDTH = 32
parameter ADDR_WIDTH = 16
parameter MAX_DIM = (BUS_WIDTH / DATA_WIDTH)
parameter SP_NTARGETS = 4
```

(interface - ממודול ה (ממודול ה

```
clk = gold_intf.clk
rst = gold_intf.rst
pready = gold_intf.pready
penable = gold_intf.penable
pwrite = gold_intf.pwrite
psel = gold_intf.psel
prdata = gold_intf.prdata
```

Figure 3: matmul_golden ports table

:Coverage – מודול מודול בהם תומך פרמטרים

```
parameter DATA_WIDTH = 16
parameter BUS_WIDTH = 64
parameter ADDR_WIDTH = 16
localparam MAX_DIM = BUS_WIDTH/DATA_WIDTH
parameter SP_NTARGETS = 4
```

כניסות: (ממודול ה - interface)

```
clk = coverage_bus.clk
rst = coverage_bus.rst
pready = coverage_bus.pready
penable = coverage_bus.penable
pwrite = coverage_bus.pwrite
psel = coverage_bus.psel
prdata = coverage_bus.prdata
pstrb = coverage_bus.pstrb
paddr = coverage_bus.paddr
pwdata = coverage_bus.pwdata
busy = coverage_bus.pslverr
```

Figure 4: matmul_coverage ports table

:Checker – מודול ה תומך בהם תומך

```
parameter DATA_WIDTH = 16
parameter BUS_WIDTH = 64
parameter ADDR_WIDTH = 16
localparam MAX_DIM = BUS_WIDTH/DATA_WIDTH
parameter SP_NTARGETS = 4
```

כניסות: (ממודול ה - interface)

```
clk = checker_bus.clk
rst = checker_bus.pready
pready = checker_bus.pready
penable = checker_bus.pwrite
pwrite = checker_bus.pwrite
psel = checker_bus.psel
prdata = checker_bus.prdata
pstrb = checker_bus.pstrb
paddr = checker_bus.paddr
pwdata = checker_bus.pwdata
busy = checker_bus.busy
pslverr = checker_bus.pslverr
```

Figure 5: matmul checker ports table

tb- מודול מודול בהם פרמטרים

(matmul – אל מודול ה (interface – אל מודול ה

```
clk
rst
```

Verification Plan

מטרת הוריפיקציה היא לבחון את המערכת שעיצבנו בחלק הראשון של הפרויקט ולתקן אותה במידת הצורך.

כעת רכיב ה – matmul שכתבנו יהפוך ל- device under test) dut) ונכניס אותו כאחד המודולים בתוך מודול מרכזי .matmul tb

.matmul – ומודול ה interface – למודול ה clock,reset כגנרטור של matmul - כגנרטור של ה matmul ומודול ה

מודול ה – interface האחרים שעוטפת את כל הפורטים של מודול ה – matmul ומאפשרת גישה למודולים האחרים שכתבנו לגשת אל פורטים אלו בצורה נוחה.

במסגרת הבדיקות מטרתנו הינה לשמש למודול ה – matmul , כמאסטר שמזין נתונים אל ה – slave ומקבל תוצאות חישוב ממנו. הבדיקות שנעשה למערכת הן בדיקות כפל מטריצות וחיבור מטריצות על פי דרישות המשימה והשוואת התוצאות אל תוצאות של הבדיקות שביצע את אותו החישוב ב – high level.

(generate_random_big.py במסגרת הבדיקות ניצור קובץ של נתונים בצורה רנדומית (בעזרת קוד פייתון הנקרא stimulus – במסגרת הבדיקות ניצור קובץ של נתונים בצורה רנדומית (golden model big.py).

פלט המערכת שהגיע מה – dut נשמר גם הוא בקובץ כמו גם תוצאות החישוב של קוד הפייתון.

אחרת. miss- נשווה בין קבצי התוצאות והרמנו דגל hit ע"י מודול שווה בין קבצי התוצאות נשווה בין קבצי התוצאות והרמנו דגל

ננסה להזין כמה שיותר בדיקות רנדומליות עבור מקרים שונים ובנוסף נזין בדיקות נוספות כגון: בדיקות לכתיבת עם strobe וקריאת דגלים.

Verification Test Objectives

המטרה של ה – test bench הינה לוודא שכל הפלטים של המערכת הינם נכונים.

עושים זאת ע"י הזנה של קובץ inputs למערכת שבו בשורה הראשונה יש את הפרמטרים של ה inputs עושים זאת ע"י

עם פרמטרים בגודל 4*4 עם בגודל test bench – ובארבע שורות המטריצות (המטריצות שעליהן הבאות ליהן ובארבע

. נמצאים איברי המטריצות (BUS_WIDTH = 32, DATA_WIDTH = 16

 $\mathrm{dut}-\mathrm{a}$ מבצע פעולות כפל וחיבור לפי הקלט ולאחר ביצוע פעולות אלה התוצאות נקראות מתוך ה test bench

.golden model – התוצאות של התוצאות עם ומשוות עם

לאחר שפעולות כפל וחיבור רבות מבוצעות, אנו בודקים בנוסף כפל וחיבור של מטריצות לא ריבועיות וזאת במטרה למתוח את

.flags – גלים הדגלים ובדיקה לנכונות הדערכת. כמו כן אנו מבצעים בדיקה לתקינות ה- לתקינות בדיקה מבצעים מבצעים ובדיקה לתקינות ה

.pslverr – במהלך פעולות הכפל והחיבור אנו ננסה לכתוב למטריצות A.B בכדי לבדוק את נכונות ה

Test Bench Architecture

ה – test bench מורכב ממודול מרכזי בשם test bench שתפקידו להזין את כלל המערכת בשעון ואתחול.

ישנם מספר מודולים בתוך ה – test bench שכל אחד מהם תופס תפקיד הכרחי בבדיקות.

- interface – מודול ה

חבילה שעוטפת את כל הפורטים של מודול ה – matmul ומאפשרת גישה למודולים האחרים שכתבנו

לגשת אל פורטים אלו בצורה נוחה.

– stimulus – מודול ה

בערכים כמו slave – דרך משל את ה- משמש כגנרטור למערכת משמש matmul stimulus או בשמו

אופרנדי חישוב A,B, וקטור control וסיגנלי בקרה כמו psel,penable,pwrite המגדירים את סוג האופרציה הנבחרת

(קריאה/כתיבה) ואת תזמון האופרציה.

בתחילה המודול מבצע אתחול למערכת (reset).

לאחר מכן קורא מקובץ נתונים את פרמטרי ה – control register עליהן נפעיל את האופרציה ואת המטריצות ושומר אותן

במשתנים לוקאליים.

את מימדי stimulus – הכולל את המטריצות A,B את המטריצות לענד stimulus – בהמשך מזין הdut את האופרציה.

.prdata מזין לו אותות קריאה לקבלת הפלט בסיגנל משרכת מה – dut מזין לו אותות קריאה לקבלת הפלט בסיגנל לאחר מספר מחזורי שעון בהם ממתין הגנרטור לפלט המערכת מה – AMBA מדמה קריאה וכתיבה עם פרוטוקול

– golden model – מודול ה

מודול זה נועד להשוואה בין פלט ה – dut לבין פלט קוד הפייתון שמבצע אותם חישובים.

בתחילה המודול קורא מקובץ תוצאה של קוד הפייתון מטריצת תוצאה אל מערך מקומי.

נאפס משתנים לוקאליים hit,miss שנותנים אינדיקציה על חישוב מדוייק או על כשלון.

במהלך הריצה ה – golden model – קורא את תוצאות ה – dut – משווה אותן אל תוצאות קוד הפייתון.

עבור משתנים זהים נעלה דגל hit ועבור מחרוזות שונות נעלה דגל

.matmul results.txt אל קובץ $dut - \pi$ תוצאות את נשמור

– functional coverage – מודול ה

apb slave – אשל היציאה והיציאה את interface את מודול זה מקבל מה מודול את מודול את מודול מה

ומטרתו היא לבדוק האם הגענו לכלל הערכים הרלוונטיים עבור כל סיגנל בזמו הסימולציה.

בכתיבת מודול זה רצינו לראות שאין ערכים של ה - slave שלא מתקבלים מסיבות כאלה ואחרות.

חשוב להדגיש כי בדקנו את ערכי הכניסה ל – slave וגם את ערכי היציאה כדי לקבל תמונה גדולה של הסיגנלים.

בעת הרצת הסימולציה נקבל דוח coverage שנותן פירוט על איזה ערכים הגיעו הסיגנלים ולאיזה ערכים לא.

ניתן לראות בהמשך בטבלה ייעודית את טבלת הבדיקות שביצענו במסגרת מודול זה.

- functional checker – מודול ה

apb slave – מודול זה בודק תרחישים בתקשורת עם ה

... תרחישים לדוגמא הם – האם כאשר מתבצע אתחול => סיגנלים הרצויים אכן מתאפסים בזמן יעודי

. בדיקות נוספות שבדקנו הן – האם לאחר שסיגנל pready עולה ל-1, הוא גם יורד במחזור שעון הבא כדרוש

כאשר בדיקה לא מתקיימת נכתוב הערת סימולציה המתחילה ב \$ שמעידה על סוג התקלה או סוג הבדיקה שנפלה.

נשים לב כי בעת ההרצה של הסימולציה בתוכנת ה – questasim נקבל דוח מפורט על הבדיקות שנכשלו והצליחו.

.pass עבור כישלון נקבל הודעת שגיאה ועבור הצלחה נקבל עלייה במונה בשם

ניתן לראות בהמשך בטבלה ייעודית את טבלת הבדיקות שביצענו במסגרת מודול זה.

Functional Coverage Table


FUNCTION	EVENT	COVERAGE POINT	BINS	scenario
RESET	Posedge clock	rst	0,1	standard
SLAVE_SEL	Posedge clock	psel	0,1	Standard
SLAVE_ENABLE	Posedge clock	penable	0,1	Standard
ADDRESSES	Posedge clock	paddr	0,4,8,12,(16->28)	Standard
WRITE_OR_READ_ TO_SLAVE	Posedge clock	pwrite	0,1	Standard
SLAVE_STROBE	Posedge clock	pstrb	0-> 2**MAX_DIM-1	Standard
APB_WRITE_DATA	Posedge clock	pwdata	0->2**BUS_WIDTH-1	Standard
READY_SLAVE	Posedge clock	pready	0,1	Standard
SLAVE_ERROR	Posedge clock	pslverr	0,1	Standard
SLAVE_BUSY	Posedge clock	busy	0,1	Standard
APB_READ_DATA	Posedge clock	prdata	0->2**BUS_WIDTH-1	Standard

Functional Checker Table

Condition	Expected Result	Scenario
Reset Active (rst=0)	pready → 0 prdata → 0 psIverr → 0 busy → 0	Standard
read_operation_is_execute (psel=1 && penable=1 && pwrite=0)	pready (##1) → 1 pslverr → 1	Standard
write_operation_is_execute (psel=1 && penable=1 && pwrite=1)	pready (##1) → 1 psIverr → 1	Standard
pready_transition (pready=1)	pready (##1) → 0	Standard
busy_bit (pready=1 && pwdata[0]=1 && paddr = 0)	busy (##1) → 1	Standard
Valid output (pready=1 && pwrite=0)	prdata → [0:2**BUS_WIDTH-1)]	Standard
Valid error (pslverr = 1)	pready → 0	Extreme

Functional coverage and checker results:

ניתן לראות שעברנו על ה – bins הרצויים:





Assertions ::::::::::::::::::::::::::::::::::::										+ 3				
▼ Name	Assertion Type	Language	Enable	Failure Count	Pass Count	Active Count	Memory	Peak Memory	Peak Memory Tim	Cumulative Threads	ATV	Assertion Expression	Included	
<u>→</u> /matmul_tb/check/	Concurrent	SVA	on	0	1	-	0B	0B	0 n	0	off	assert(@(posedge checker_bus.clk	1	
<u>→</u> /matmul_tb/check/	Concurrent	SVA	on	0	1	-	0B	0B	0 n	0	off	assert(@(posedge checker_bus.clk	1	
<u>→</u> /matmul_tb/check/	Concurrent	SVA	on	0	1	-	0B	0B	0 n	0	off	assert(@(posedge checker_bus.dk	1	
<u>→</u> /matmul_tb/check/	Concurrent	SVA	on	0	1	-	0B	0B	0 n	0	off	assert(@(posedge checker_bus.dk	1	
<u>→</u> /matmul_tb/check/	Concurrent	SVA	on	0	1	-	0B	0B	0 n	0	off	assert(@(posedge checker_bus.clk	1	
<u>→</u> /matmul_tb/check/	Concurrent	SVA	on	0	1	-	0B	0B	0 n	0	off	assert(@(posedge checker_bus.dk	1	
<u>→</u> /matmul_tb/check/	Concurrent	SVA	on	0	1	-	0B	0B	0 n	0	off	assert(@(posedge checker_bus.dk	1	

Coverage Report Summary Data by file === File: C:/Users/rossy/Downloads/212404982 207287889/212404982 207287889/matrix multiplexer lib/hdl/adder.v Enabled Coverage Bins Hits Misses Coverage Branches 100.00% Expressions 100.00% Statements 0 Toggles 32 === File: C:/Users/rossy/Downloads/212404982 207287889/212404982 207287889/matrix multiplexer lib/hdl/apb slave.v Enabled Coverage Bins Hits Misses Coverage Branches 15 14 93.33% Conditions 0 7 100.009 41.669 Expressions FSM States Ω 100.00% FSM Transitions 0 100.00% Statements 30 29 96.669 Toggles 89.56% === File: C:/Users/rossy/Downloads/212404982_207287889/212404982_207287889/matrix_multiplexer_lib/hdl/aritmetic_block.v Enabled Coverage Bins Hits Misses Coverage 0 Branches 4 100.00% Expressions 100.00% Statements 16 0 Toggles 330 325 === File: C:/Users/rossy/Downloads/212404982 207287889/212404982 207287889/matrix multiplexer lib/hdl/buffers.v Enabled Coverage Bins Hits Misses Coverage 54 10 84.37% Branches Conditions 96 20 76 20.83% 10 93.37% 151 141 Statements Toggles 722 654 68 90.58% === File: C:/Users/rossy/Downloads/212404982 207287889/212404982 207287889/matrix multiplexer lib/hdl/control.v Enabled Coverage Bins Hits Misses Coverage Branches 14 13 92.85% FSM States FSM Transitions 5 5 0 100.00% 66.66% Statements 28 92.85% Toggles 148 82 66 55.40% === File: C:/Users/rossy/Downloads/212404982_207287889/212404982_207287889/matrix_multiplexer_lib/hdl/matmul.v Enabled Coverage Bins Hits Misses Coverage 1078 91.04% Toggles === File: C:/Users/rossy/Downloads/212404982_207287889/212404982_207287889/matrix multiplexer lib/hdl/matmul_coverage.sv Hits Enabled Coverage Bins Misses Coverage Statements 1 1 0 100.00% === File: C:/Users/rossy/Downloads/212404982_207287889/212404982_207287889/matrix_multiplexer_lib/hdl/matmul_golden.sv Enabled Coverage Bins Hits Misses Coverage Branches 10 3 70.00% Conditions 72.72% 17.88% Statements 22 576 103 473 Toggles === File: C:/Users/rossy/Downloads/212404982 207287889/212404982 207287889/matrix multiplexer lib/hdl/matmul intf.sv

Enabled Coverage

Toggles

Bins

184


Hits

165

Misses Coverage

89.67%

19



ניתן לראות שרוב הקוד שלנו מכוסה. (לפחות עבור מודולי ה – dut).

אך יש מקרים שפספסנו חלקים בקוד. (לדוגמא הכפלת מטריצות בכל המימדים ואפשרויות אחרות נוספות). ניתן לתקן זאת ע"י בדיקת יותר מקרים ויותר מקרי קצה אך לא הספקנו לממש יותר בדיקות עבור מקרים נוספים. לעומת זאת עבור הקודים של ה – stimulus וה – golden הקוד מכוסה פחות אך זה לא בעיה כזו גדולה שכן יש שם חלקים גדולים שממילא אין צורך להיכנס אליהם.

Golden Model (python code)

. low level ב- מטרתינו בכתיבת הקוד הייתה לבחון את הפעולות אותן נדרשנו לממש ב

A,B ולשמור את התוצאה ב scratchpad – נשים לב כי בדרישות נדרשנו לבצע מכפלה בין מטריצות

.scratchpad – בנוסף נדרשנו לבצע פעולת חיבור בין שתי תוצאות מכפלות A,B שונים ולשמור את גם תוצאה זו ב

קוד פייתון זה מקבל קובץ טקסט של נתוני מטריצות.

בקוד נקראים נתוני המטריצות ומתבצעת מכפלה בינהן באמצעות ספריית

תוצאת המכפלה נשמרת בקובץ מוצא.

לאחר מכן מתבצעת פעולה זו בשנית על מטריצות שונות כאשר גם התוצאה הזו נשמרת באותו הקובץ.

כעת נקראות שתי מטריצות התוצאה שזה עתה חישבנו ושמרנו מאותו קובץ תוצאות ומתבצעת בינהן פעולת חיבור.

גם תוצאת פעולת החיבור נשמרת באותו קובץ תוצאות.

פעולה זו מתבצעת הרבה פעמים על הרבה מטריצות שונות.

תוצאות החישוב נועדו להשוואה מהירה ופשוטה עם תוצאות הדיזיין על אותם חישובים בדיוק.

Golden model (matmul golden) results:

VSIM 1> run

finished with

978 hits and

0 misses and

0 errors