はじめに

この文章は RISC-V の命令マニュアルを @shibatchii が RISC-V アーキテクチャ勉強のためメモしながら訳しているものです。 原文は https://riscv.org/specifications/ にある riscv-privileged-v1.10.pdf です。

原文のライセンス表示

"The RISC-V Instruction Set Manual, Volume II: Privileged Architecture, Version 1.10", Editors Andrew Waterman and Krste Asanovi#c, RISC-V Foundation, May 2017.

Creative Commons Attribution 4.0 International License

この日本語訳のライセンスも原文のライセンスを引き継いで RISC-V 命令セットマニュアル 第二巻:特権付きアーキテクチャ、文書 1.10 版 日本語訳 @shibatchii Creative Commons Attribution 4.0 International License です。

https://github.com/shibatchii/RISC-V

に置いてあります。

英語は得意でないので誤訳等あるかもしれません。ご指摘歓迎です。

Twitter: @shibatchii

Google 翻訳、Bing 翻訳、Webilo 翻訳、Exclite 翻訳 を併用しながら翻訳し、勉強しています。

まずは意味が分からないところもあるかもしれませんが、ざっくり訳して2周位回ればまともになるかなと。 体裁とかは後で整えようと思います。

文章は以下の様に色分けしてます。

黒文字:翻訳した文書。

赤文字:@shibatchii コメント。わからないところとか、こう解釈したとか。

青文字: RISC-V にあまり関係なし。訳した日付とか、集中力が切れた時に書くヨタ話とか。

2018/09/28 @shibatchii

RISC-V 命令セットマニュアル第 2 巻:特権付きアーキテクチャ 特権アーキテクチャバージョン 1.10 ドキュメントバージョン 1.10

警告! このドラフト仕様は、RISC-V 財団によって標準として承認される前に変更される可能性があります。 編集者はこの仕様の今後の変更が順方向互換になるよう意図していますが、 この仕様書の実装が将来の標準に準拠しない可能性があります。

> 編集者: アンドリュー ウォーターマン 1、クレステ アサノビッチ 1,2 1SiFive Inc.、 2 カリフォルニア大学バークレー校 EECS 学科 CS 課 andrew@sifive.com、krste@berkeley.edu 2017 年 5 月 7 日

アルファベット順の仕様全バージョン貢献者(訂正があれば編集者に連絡してください):
クレステ・アサノビック、リマス・アヴィジエニス、ジェイコブ・バッハマイヤー、アレン・バウム、パオロ・ボンツィーニ、ルス
ラン・ブーキン、クリストファー・セリオ、デビッド・キスナー、アンソニー・コールター、パーマー・ダッベルト、モンテ・ダリ
ムプリ、デニス・ファーガソン、マイク・フライシンガー、ジョン・ハウザー、デヴィッド・ホーナー、オロフ・ヨハンソン、
リー・ユンサプ、アンドリュー・ルトミルスキー、ジョナサン・ノイシェファー、リシュユール・ニヒル、ステファン・オレア、ア
ルバート・ウー、ジョン・オースターハウト、デビッド・パターソン、コリン・シュミット、ウェズリー・タープストラ、マット・トーマス、トミー・ソーン、レイ・ヴァンデウォーカー、メガン・ワックス、アンドリュー・ウォーターマン、レイノード・ザンディク

このドキュメントはクリエイティブコモンズ帰属4.0国際ライセンスの下で公開されています。

このドキュメントは、「RISC-V 特権仕様バージョン 1.9.1」を次のライセンスの下でリリースした派生物です: (c) 2010-2017 アンドリュー・ウォーターマン、ユンサップ・リー、 リマス・アヴィジエニス、デビッド・パターソン、クレステ・アサノビック クリエイティブコモンズ帰属 4.0 国際ライセンス。

次のように引用してください:「RISC-V 命令セットマニュアル、第2巻:特権アーキテクチャ、バージョン 1.10」、編集者アンドリュー・ウォーターマンとクレステ・アサノビック、RISC-V 財団、2017年5月。

配布条件はこれですね。 https://creativecommons.org/licenses/by/4.0/deed.ja 制限が少ない大変良いですね。

--2018/10/12

序文

これは、RISC-V 特権アーキテクチャ提案のバージョン 1.10 です。 バージョン 1.9.1 からの変更点:

- このドキュメントの以前のバージョンは、元の作者が作成したクリエイティブコモンズ帰属 4.0 国際ライセンスの下でリリースされました。このドキュメントの今後のバージョンは、同じライセンスでリリースされる予定です。
- シャドー CSR アドレスに関する明示的な規則は、CSR スペースを再利用するために削除されました。 シャドー CSRs は、必要に応じて追加することができます。
- mvendorid レジスタには、財団が提供するコードとは対照的に、コアプロバイダの JEDEC コードが含まれるようになりました。 これにより、財団からの冗長性とオフロード作業が回避されます。 ←JEDEC コードってなんじゃろ?
- 割込み可能なスタック規律は単純化されています。
- スーパーバイザモードとユーザモードで使用されるベース ISA を変更するためのオプションのメカニズムが mstatus CSR に追加されました。misa の以前に Base と呼ばれていたフィールドは、整合性のために MXL に改名されました。
- mstatus の追加の拡張状態のステータスフィールドを要約するために XS を使用することを明確にしました。
- mtvec および stvec CSRs には、オプションのベクタ割り込みのサポートが追加されています。
- mip CSR の SEIP ビットと UEIP ビットは、外部割り込みのソフトウェア注入をサポートするために再定義されています。
- mbadaddr レジスタはより一般的な mtval レジスタに含まれています。これにより、命令エミュレーションの速度を上げるために不正な命令フォルトで不良命令ビットを取り込むことができます。
- 仮想メモリ構成を sptbr(now satp)に移行する過程の一環として、マシンモードのベースと境界の変換と保護のスキームが仕様から削除されました。
 - ベースとバインドされたスキームのモチベーションのいくつかは PMP レジスタでカバーされていますが、mstatus で利用可能なまま残っていれば、後で役立ちます。
- M モードのみ、または M モードと U モードの両方で U モードトラップをサポートしていないシステムでは、medeleg レジスタと mideleg レジスタは存在しませんでしたが、以前はゼロを返していました。
- 仮想メモリページ違反は、物理メモリアクセス例外とは別の mcause 値を持つようになりました。ページ違反例外は、PMA および PMP チェックによって生成された例外を委任することなく、Sモードに委任できるようになりました。
- オプションの物理メモリ保護 (PMP) 方式が提案されています。
- スーパバイザの仮想メモリ構成は、mstatus レジスタから sptbr レジスタに移動されました。

したがって、sptbr レジスタは satp(スーパーバイザーアドレスの転送と保護)に名前が変更され、広がった役割が反映されます。

↑レジスタ名は整理しとかないとどれがどれかわからなくなりそう。

- 改善された SFENCE.VMA 命令のために、SFENCE.VM 命令が削除されました。
- mstatus ビット MXR は sstatus を介して Sモードにさらされています。
- sstatus の PUM ビットの極性は、MXR を含むコードシーケンスを短縮するために反転されています。 ビットの名前が SUM に変更されました。
- ページテーブルエントリのハードウェア管理 Accessed ビットと Dirty ビットはオプションです。簡単な実装では、ソフトウェアをトラップして設定することができます。
- カウンタイネーブル方式が変更されたため、SモードはカウンタのUモードへの可用性を制御できます。
- Sモードでの再帰的仮想化サポートに焦点を当てているため、Hモードは削除されています。
- エンコーディング空間は予約されており、後で再利用することができます。
- Sモード仮想メモリ管理操作をトラップして仮想化パフォーマンスを向上させるメカニズムが追加されました。
- スーパーバイザーバイナリインターフェイス (SBI) の章が削除され、別の仕様として維持することができます。

バージョン 1.9.1 の序文

これは、RISC-V 特権アーキテクチャ提案のバージョン 1.9.1 です。 バージョン 1.9 からの変更点:

- 解説セクションへの多数の追加と改良。
- 設定文字列の提案を変更して、デバイスツリーストリングやフラット化されたデバイスツリーなどのさまざまなフォーマットをサポートする検索プロセスを使用します。
- misa は、ベースおよびサポートされている ISA 拡張の変更をサポートするように、オプションで書き込み可能になりました。 misa の CSR アドレスが変更されました。
- デバッグモードとデバッグ CSRs の説明が追加されました。
- ・ハードウェアパフォーマンス監視スキームを追加しました。既存のハードウェアカウンタの処理を簡素化し、カウンタの特権バージョンと対応するデルタレジスタを削除しました。
- ユーザーレベルの割り込みがある場合の SPIE の説明が修正されました。

↑misaってなんだっけ。後で確認

-- 1ページ空き、次ページへ

内容

序文

はじめに 1.1 RISC-V ハードウェアプラットフォームの用語。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 1.2 RISC-V 特権ソフトウェアスタック用語。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
制御およびステータスレジスタ(CSR) 7
2.1 CSRアドレスマッピング規則。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
2.2 CSR リスト。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3 CSR 分野の仕様。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
マシンレベル ISA、バージョン 1.10
3.1マシンレベルの CSR。。。。。。。。。。。。。。。。。。。。。。。。。。。15
3.1.1 マシン ISA レジスタ misa。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 15
3.1.2 マシンベンダ ID mvendorid レジスタ。。。。。。。。。。。。。。。。。。。。。。。。。。 18
3.1.3 マシンアーキテクチャ ID marchid レジスタ。。。。。。。。。。。。。。。。。。。。。。。。。。 18
3.1.4 マシン実装 ID mimpid レジスタ。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
3.1.5 八一ト ID mhartid レジスタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。19
3.1.6 マシンステータスレジスタ(mstatus)。。。。。。。。。。。。。。。。。。。。。。。。。。 19
3.1.7 mstatus レジスタの特権およびグローバル割り込みイネーブルスタック。。。。。。。。。。。。。。。。。。。。20

3.1.8 mstatus レジスタのベース ISA 制御。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
3.1.9 mstatus レジスタのメモリ特権。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。22
3.1.10 mstatus レジスタの仮想化サポート。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。22
3.1.11 mstatus レジスタの拡張コンテキスト状態。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
3.1.12 マシントラップベクトルベースアドレスレジスタ(mtvec)。。。。。。。。。。。。。。。。。。。。。。。 26
3.1.13 マシントラップ委任レジスタ(medeleg と mideleg)。。。。。。。。。。。。。。。。。。。。。27
3.1.14 マシン割り込みレジスタ (mipとmie)。。。。。。。。。。。。。。。。。。。。。。。。28
3.1.15 マシンタイマレジスタ(mtimeと mtimecmp)。。。。。。。。。。。。。。。。。。。。。。。30
3.1.16 ハードウェアパフォーマンスモニタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 31
3.1.17 カウンタイネーブルレジスタ([m h s] counteren)。。。。。。。。。。。。。。。。。。。。。32
3.1.18 マシンスクラッチレジスタ (mscratch) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
3.1.19 マシン例外プログラムカウンタ(mepc)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。34
3.1.20 マシン要因レジスタ(mcause)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 34
3.1.21 マシントラップ値(mtval)レジスタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 35
3.2 マシンモード特権命令。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3.2.1 環境呼び出しとブレークポイント。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。37
3.2.2 トラップリターン命令。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。37
3.2.3 割り込みを待ち。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3.3 リセット。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3.4 マスカブルでない割り込み。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
3.5 物理メモリ属性。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3.5.1 メインメモリと I / O と空レジスタの比較。。。。。。。。。。。。。。。。。。。。。。。。。 41
3.5.2 サポートされているアクセスタイプ PMAs。。。。。。。。。。。。。。。。。。。。。。。。。。。 4:
3.5.3 原子性 PMAs。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3.5.4 メモリオーダー PMAs。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 4
3.5.5 一貫性とキャッシュ可能性の PMAs。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 43
3.5.6 冪等性 PMAs。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
3.6 物理以干リ保護。

↑冪等性 (とうべきせい) 「大雑把に言って、ある操作を1回行っても複数回行っても結果が同じであることをいう概念である。」って。なんか難しい言葉やね。初めて聞いた。プログラムでいうといつも同じ答えが出るってこと。あたりまえじゃんと思うけど、割り込み処理が入って意図せずメモリ内容買い換えられちゃったりすると崩れちゃう。

3.6.1 物理メモリ保護の CSRs。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	5
4 スーパーバイザレベル ISA、バージョン 1.10	49
4.1 スーパーバイザ CSRs。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	49
4.1.1 スーパバイザステータスレジスタ(sstatus)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 49	Э
4.1.2 sstatus レジスタのベース ISA 制御。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	50
4.1.3 sstatus レジスタのメモリ特権。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 51	L
4.1.4 スーパーバイザトラップベクタベースアドレスレジスタ(stvec)。。。。。。。。。。。。。。。。。。 51	
4.1.5 スーパバイザ割り込みレジスタ(sip and sie)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	52
4.1.6 スーパーバイザタイマとパフォーマンスカウンタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。	3
4.1.7 カウンタイネーブルレジスタ(scounteren)。。。。。。。。。。。。。。。。。。。。。。。。。。。。 53	3
4.1.8 スーパーバイザスクラッチレジスタ(スクラッチ)。。。。。。。。。。。。。。。。。。。。。。。。。。 54	ł
4.1.9 スーパーバイザ例外プログラムカウンタ(sepc)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 5	i 4
4.1.10 スーパーバイザ原因登録(scause)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	54
4.1.11 スーパーバイザトラップ値(stval)レジスタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。5	55
4.1.12 スーパーバイザアドレス変換および保護(satp)レジスタ。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	
4.2 スーパーバイザ命令。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 5	8
4.2.1 スーパーバイザメモリ管理フェンス命令。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	
4.3 Sv32:ページベースの 32 ビット仮想メモリシステム。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	59
4.3.1 アドレッシングとメモリ保護。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	59
4.3.2 仮想アドレス変換プロセス。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	62
4.4 Sv39:ページベースの39ビット仮想メモリシステム。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	52
4.4.1 アドレッシングとメモリ保護。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	53
4.5 Sv48:ページベースの48ビット仮想メモリシステム。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	53
4.5.1 アドレッシングとメモリ保護。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	4
5 ハイパーバイザー 拡張、バージョン 0.0	55
6 RISC-V 特権命令セットのリスト	67

7 プラットフォームレベル割り込みコントローラ(PLIC)	69
7.1 PLICの概要。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	69
7.2 割込みソース。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	69
7.2.1 ロ ーカル割込みソース。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	70
7.2.2 グローバル割込みソース。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	71
7.3 割り込みターゲットとハートコンテキスト。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	71
7.4 割り込みゲートウェイ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	71
7.5 割込み識別子(ID)。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	72
7.6 割り込みの優先順位。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	72
7.7 割り込みが有効。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	73
7.8 割り込み優先度しきい値。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	73
7.9 割り込み通知。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	74
7.10 割り込みクレーム。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	74
7.11 割り込み完了。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	75
7.12 割り込みの流れ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	75
7.13 PLICコア仕様。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	, 76
7.14 PLICへのアクセスの制御。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。	76
5 () 2 BACEBOO75	77
8.1 設定文字列検索手順。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	77
	79
9.1 UC Berkeley における研究資金。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。	79

-- 2018/10/13

第1章

前書き

これは、RISC-Vの特権付きアーキテクチャ記述文書の草案です。 フィードバックを歓迎します。

変更は最終リリース前に発生します。←行われます。位の意味か

このドキュメントでは、RISC-V 特権アーキテクチャについて説明します。特権命令やオペレーティングシステムの実行、外部デバイスの接続に必要な追加機能など、ユーザーレベルの ISA を超えた RISC-V システムのあらゆる側面をカバーしています。

私たちの意思決定に関する解説は、この段落のように書式化されており、読者が仕様書そのものに興味があればスキップすることができます。

↑riscv-spec-v2.2 にはこれ書いてなかったような。字下げしてあるところは経緯なので、飛ばしても OK だよって。あ、いや、すまん、書いてあった。

ここでは、このドキュメントで説明している特権レベルの設計全体を、ユーザーレベルの ISA を変更することなく、おそらく ABI を変更することなく、まったく異なる特権レベルの設計に置き換えることができます。

特に、この特権仕様は、既存の一般的なオペレーティングシステムを実行するように設計されており、従来のレベルベースの保護モデルを具体化しています。

代替の特権的な仕様は、他のより柔軟な保護ドメインモデルを具体化することができます。

1.1 RISC-V ハードウェアプラットフォームの用語

RISC-V ハードウェアプラットフォームには、他の非 RISC-V 互換コア、固定機能アクセラレータ、さまざまな物理メモリ構造、I / O デバイス、およびコンポーネントが通信できるようにする相互接続構造とともに、1 つまたは複数の RISC-V 互換プロセッシングコアを含めることができます。

コンポーネントが独立した命令フェッチユニットを含む場合、コンポーネントはコアと呼ばれます。

RISC-V 互換のコアは、マルチスレッド化により、複数の RISC-V 互換ハードウェアスレッドまたはハートをサポートしている可能性があります。←可能性があります。より サポートする場合があります。ぐらい?

RISC-V コアには、追加の特殊な命令セット拡張機能や追加されたコプロセッサが追加されている場合があります。 コプロセッサという用語は、RISC-V コアに接続されたユニットを指し、ほとんどが RISC-V 命令ストリームによってシーケンスされますが、追加のアーキテクチャ状態および命令セット拡張、および場合によってはプライマリ RISC-V 命令ストリームに対するいくつかの限定された自律性を含みます。 我々は、非プログラマブルな固定機能ユニットまたは自律的に動作することができますが、特定のタスクに特化されたコアのいずれかを指すように用語アクセラレータを使用しています。

RISC-V システムでは、多くのプログラム可能なアクセラレータが、専用の命令セット拡張および/またはカスタマイズされたコプロセッサを備えた RISC-V ベースのコアになると期待しています。

RISC-V アクセラレータの重要なクラスは I / O アクセラレータであり、メインアプリケーションコアから I / O 処理タスクの荷をおろします。←I/O 処理タスクを切り離す 位の意味か

RISC-V ハードウェアプラットフォームのシステムレベルの構成には、シングルコアマイクロコントローラから数千ノードの共有メモリの manycore サーバーノードのクラスタまでが含まれます。

小さなシステム・オン・チップでも、開発努力(作業)をモジュール化したり、サブシステム間の安全な分離を提供するために、マルチコンピュータおよび/またはマルチプロセッサの階層として構成することができます。←構造化される可能性があります。

このドキュメントでは、ユニプロセッサまたは共有メモリマルチプロセッサ内で動作する各ハードウェア(ハードウェアスレッド)が認識できる特権アーキテクチャに焦点を当てています。

-- 2018/10/14

1.2 RISC-V 特権ソフトウェアスタックの用語

このセクションでは、RISC-Vのさまざまな可能な特権ソフトウェアスタックのコンポーネントを説明するために使用する用語について説明します。

図 1.1 は、RISC-V アーキテクチャでサポート可能なソフトウェアスタックのいくつかを示しています。

左側には、アプリケーション実行環境(AEE)上で実行される単一のアプリケーションのみをサポートするシンプルなシステムが示されています。

アプリケーションは、特定のアプリケーションバイナリインタフェース(ABI)で動作するようにコード化されています。

ABIには、サポートされているユーザーレベルの ISA と、AEE と対話する一連の ABI 呼び出しセットが含まれています。

AEE は、AEE の詳細を柔軟に適用できるように、アプリケーションから AEE の詳細を隠しています。←遮蔽している

同じ ABI を複数の異なるホスト OSs にネイティブに実装することも、異なるネイティブ ISA を持つマシン上で実行されるユーザー・モード・エミュレーション環境でサポートすることもできます。








図1.1: さまざまな形式の特権実行をサポートする異なる実装スタック

私たちのグラフィカルな表記法は、白いテキストの黒いボックスを使用して抽象的なインターフェイスを表し、インターフェイスを実装するコンポーネントの具体的なインスタンスからそれらを分けます。

中央の構成は、複数のアプリケーションのマルチプログラム実行をサポートできる従来のオペレーティングシステム(OS)を示しています。

各アプリケーションは、ABIを介して AEE を提供する OS と通信します。

アプリケーションが ABI 経由で AEE とインタフェースするのと同様に、RISC-V オペレーティングシステムは、スーパーバイザバイナリインタフェース(SBI)を介してスーパーバイザ実行環境(SEE)とインタフェースします。

SBI は、ユーザレベルおよびスーパーバイザレベルの ISA と、一連の SBI ファンクションコールを備えています。←組み合わせて構成されています。

すべての SEE 実装で単一の SBI を使用することで、単一の OS バイナリイメージを任意の SEE で実行することができます。 SEE は、ローエンドのハードウェアプラットフォームで単純なブートローダと BIOS スタイルの IO システムにすることができ、またはハイエンドサーバにハイパーバイザが提供する仮想マシンを使用して、またはアーキテクチャシミュレーション環境でホストオペレーティングシステム上の薄い転送層を使用することができます。←シントランスレーションレイヤー

ほとんどのスーパバイザレベルの ISA 定義では、SBI と実行環境および/またはハードウェアプラットフォームが分離されておらず、新しいハードウェアプラットフォームの仮想化および構築が複雑になります。

右端の構成は、複数のマルチプログラミングされた OSs が単一のハイパーバイザによってサポートされる仮想マシンモニタ構成を示しています。

各OSはSBIを介してSEEを提供するハイパーバイザと通信します。

ハイパーバイザは、ハイパーバイザバイナリインターフェイス(HBI)を使用してハイパーバイザ実行環境(HEE)と通信し、ハードウェアプラットフォームの詳細からハイパーバイザを分離します。

ABI、SBI、および HBI はまだ進行中ですが、SBI が S モード OS によって再帰的に提供されるタイプ 2 ハイパーバイザーのサポートに優先順位を付けるようになっています。

RISC-V ISAのハードウェア実装では、通常、さまざまな実行環境(AEE、SEE、または HEE)をサポートするために、特権 ISA 以外の追加機能が必要になります。

1.3 特権レベル

いつでも、RISC-V ハードウェアスレッド(ハート)は、1 つまたは複数の CSR(コントロールおよびステータスレジスタ)のモード としてエンコードされた権限レベルで実行されています。

3つの RISC-V 特権レベルが現在表 1.1 に示すように定義されています。

レベル	エンコーディング	名前	略語
0	00	ユーザー/アプリケーション	U
1	01	スーバーバイザ(監督者)	S
2	10	予約	
3	11	マシン	М

表 1.1: RISC-V 特権レベル。

特権レベルは、ソフトウェアスタックのさまざまなコンポーネント間で保護を提供するために使用され、現在の特権モードで許可されていない操作を実行しようとすると、例外が発生します。

これらの例外は、通常、トラップを基になる実行環境に持ち込みます。←トラップを発生させます。

マシンレベルは最高の特権を持ち、RISC-Vハードウェアプラットフォームの唯一の必須の特権レベルです。

マシンモード(Mモード)で実行されるコードは、マシン実装に対する低レベルのアクセス権を持つため、通常は本質的に信頼されています。

Mモードは、RISC-V上の安全な実行環境を管理するために使用できます。

ユーザモード(U モード)およびスーパーバイザモード(S モード)は、それぞれ従来のアプリケーションおよびオペレーティングシステムの使用を意図しています。←対象としています。

タイプ 1 ハイパーバイザをサポートするように設計された以前のハイパーバイザモード(H モード)は削除され、そして、第 5 章で説明したタイプ 1 とタイプ 2 の両方のハイパーバイザーに適した拡張 S モードを使用してハイパーバイザーのサポートに焦点を当てているため、予約されているエンコードスペースが必要です。

Hのエンコーディング空間は、将来の使用のために予約されており、様々な状態記録者のビット位置の後方互換性のない変更を回避するために予約されています。

ビットポジションは、異なる Type-1 ハイパーバイザのサポート、または可能であれば付加的な安全な実行モードのために将来再利用される可能性があります。

各特権レベルには、オプションの拡張子とバリアント(変形、異形)を持つ特権 ISA 拡張のコアセットがあります。

たとえば、マシンモードでは、アドレス変換とメモリ保護のためのいくつかのオプションの標準バリアントがサポートされています。 また、第5章で説明したように、スーパーバイザモードを拡張してタイプ2ハイパーバイザの実行をサポートすることもできます。

表 1.2 に示すように、インプリメンテーションでは、実装コストを削減するために、1 つから 3 つの特権モードを削減することができます。

この説明では、コードが書き込まれる特権レベルを、それが実行される特権モードから分離しようとしますが、2 つは頻繁に結びついています。

たとえば、スーパーバイザレベルのオペレーティングシステムは、3つの特権モードを持つシステム上でスーパーバイザモードで 実行できますが、2つ以上の特権モードを持つシステム上の従来の仮想マシンモニタでは、ユーザモードで実行することもできます。

いずれの場合も、同じスーパーバイザレベルのオペレーティングシステムバイナリコードを使用し、スーパーバイザレベルの SBI にコード化し、スーパーバイザレベルの特権命令および CSR s を使用できるようにすることを期待しています。

ゲスト OS をユーザモードで実行する場合、すべてのスーパバイザレベルのアクションは、より高い特権レベルで実行されている SEE によってトラップとエミュレートされます。

レベル数	サポートされるモード	使用目的
1	М	シンプルな組み込みシステム
2	M, U	安全な組み込みシステム
3	M, S, U	Unix ライクなオペレーティングシステムを実行するシステム

表 1.2: サポートされている特権モードの組み合わせ

すべてのハードウェア実装は、M モードを提供する必要があります。これは、マシン全体に自由にアクセスできる唯一のモードであるためです。

最も単純な RISC-V 実装では、M モードのみが提供されますが、不正または悪意のあるアプリケーションコードに対する保護は提供されません。

オプションの PMP 設備のロック機能は、Mモードのみが実装されていても、ある程度の保護を提供することができます。

多くの RISC-V 実装は、アプリケーションコードからシステムの残りの部分を保護するために、少なくともユーザーモード(U モード)もサポートします。

スーパバイザ・モード(S モード)を追加すると、スーパバイザ・レベルのオペレーティング・システムと SEE の間の分離が可能になります。

ハートは通常、あるトラップ(例えばスーパバイザコールまたはタイマー割込み)が通常より特権モードで動作するトラップハンドラへの切り替えを強制するまで、Uモードでアプリケーションコードを実行します。

ハートはトラップハンドラを実行し、最終的にUモードで元のトラップされた命令の実行後に実行を再開します。

特権レベルを上げるトラップは垂直トラップと呼ばれ、同じ特権レベルに留まるトラップは水平トラップと呼ばれます。

RISC-V 特権アーキテクチャは、異なる特権層へのトラップの柔軟なルーティングを提供します。

水平トラップは、特権レベルの低いモードで水平トラップハンドラに制御を戻す垂直トラップとして実装できます。

-- ABI,AEE,SBI,SEE とかの略語はどこかで表にしよう。

1.4 デバッグモード

実装はまた、オフチップデバッグおよび/または製造テストをサポートするためのデバッグモードを含むことができます。 デバッグモード(D モード)は、M モードよりもさらに多くのアクセス権を持つ追加の特権モードと考えることができます。 個別のデバッグ仕様の提案では、デバッグモードでの RISC-V ハートの動作について説明します。 デバッグモードでは、D モードでしかアクセスできないいくつかの CSR アドレスが予約されます。また、プラットフォーム上の物理 メモリ領域の一部を予約することもできます。

-- 2018/10/21

-- 1ページ空き、次ページへ

第2章

制御およびステータスレジスタ(CSR)

--ここまで。これ以降はこれから翻訳。 @shibatchii