221900175-毛九弢-第五章

2023年11月17日　　14:15

3. 右图给出了某 CPU 内部结构的一部分，MAR 和 MDR 直接连到存储器总线(图中省略)。在 CPU 内部总线 A 和 B 之间的所有数据传送都需经过算术逻辑部件 ALU。ALU 的部分控制信号及其功能如下：

MOVa：F＝A；　　MOVb：F＝B；


a＋1：F＝A＋1；　　b＋1：F＝B＋1；

a－1：F＝A－1；　　b－1：F＝B－1。

其中 A 和 B 是 ALU 的输入，F 是 ALU 的输出。假定该 CPU 的指令系统中调用指令 CALL 占两个字，第一个字是操作码，第二个字给出子程序的起始地址，返回地址保存在主存的栈中，用 SP (栈指示器)指向栈顶，存储器按字编址，每次按同步方式从主存读取一个字。要求：

(1) 说明 CALL 指令的功能。

(2) 写出读取并执行 CALL 指令所要求的控制信号序列(提示：当前指令地址已在 PC 中)。



(1) CALL指令的功能：调用在第二个字给出的子程序起始地址上的子程序

(2) 未给出控制信号的命名，这里使用类似书P131的命名方式

getData:得到主存中MAR地址上的内容并放入MDR中

setData:将MDR的内容放入 主存中MAR地址上

1. 取指令 将

   PCout, MOVb, MARin, // 记录当前PC

   b+1, PCin, // 更新PC+1

   getData, // 得到指令数据

   MDRout, Movb, IRin // 得到指令

2. 取子程序地址

   PCout, MOVb, MARin, // 记录当前PC

   b+1, Yin, // 暂存PC+1返回地址

   getData, // 得到子程序地址

   MDRout, MOVb, PCin // 更新PC为子程序地址

3. 保存地址

   SPout, MOVb, MARin, // 记录栈地址

   b-1, SPin //更新栈指针

   Yout, MOVb, MDRin, // 记录返回地址数据

setData, // 保存返回地址

5. 假定图 5.16 所示单周期数据通路对应的控制逻辑发生错误，使得控制信号 RegWr、RegDst、ALUSrc、Branch、MemWr、ExtOp、R-type、MemtoReg 中某一个在任何情况下总是为 0，则该控制信号为 0 时哪些指令不能正确执行？要求分别讨论。

6. 假定图 5.16 所示单周期数据通路对应的控制逻辑发生错误，使得控制信号 RegWr、RegDst、ALUSrc、Branch、MemWr、ExtOp、R-type、MemtoReg 中某一个在任何情况下总是为 1，则该控制信号为 1 时哪些指令不能正确执行？要求分别讨论。




图 5.16　完整的单周期数据通路

信号	总0	总1
RegWr	所有需要写到寄存器的指令无法正确进行	不需要写到寄存器的指令可能会出错
RegDst	以Rd为目标寄存器的指令，也就是R-type指令无法正确执行	以Rt为目标寄存器的指令，也就是非R-type指令无法正确执行
ALUSrc	所有涉及到立即数的指令，非R-type指令	所有使用两个寄存器为源寄存的指令，包括R-type指令等
Branch	Branch指令永远无法跳转	非Branch指令全部出错
MemWr	store指令无法正确进行	非store指令全部出错
ExtOp	需要符号拓展的指令会出错	必须0拓展的指令(srli,ori等)
R-type	R-type指令无法正确进行	非R-type指令无法正确进行
MemtoReg	load指令无法正确进行	非load指令全部出错

7. 要在 MIPS 指令集中增加一条 swap 指令，可以有两种做法。一种做法是采用伪指令方式（即软件方式），这种情况下，当执行到 swap 指令时，用若干条已有指令构成的指令序列来代替实现；另一种做法是直接改动硬件来实现 swap 指令，这种情况下，当执行到 swap 指令时，则可在 CPU 上直接执行。要求：

方式)，这种情况下，当执行到 swap 指令时，用若干条已有指令构成的指令序列来代替实现；另一种做法是直接改动硬件来实现 swap 指令，这种情况下，当执行到 swap 指令时，则可在 CPU 上直接执行。要求：

(1) 写出用伪指令方式实现“swap rs, rt”时的指令序列(提示：伪指令对应的指令序列中不能使用其他额外寄存器，以免破坏这些寄存器的值)。

(2) 假定用硬件实现 swap 指令时会使每条指令的执行时间增加 10%，则 swap 指令要在程序中占多大的比例才值得用硬件方式来实现？

(1)

xor $rs, $rs, $rt
xor $rt, $rs, $rt
xor $rs, $rs, $rt

(2) 设swap占比x%

硬件=》1.1(x + 1 - x) = 1.1

软件=》3x + 1-x = 1 + 2x

1.1 < 1 + 2x

=> x>0.05

需要 占比0.05%以上

8. 假定图 5.25 多周期数据通路对应的控制逻辑发生错误，使得控制信号 PCWr、MemtoReg、IRWr、RegWr、BrWr、MemWr、PCWrCond、R-type 中某一个在任何情况下总是为 0，则该控制信号为 0 时哪些指令不能正确执行？要求分别讨论。

9. 假定图 5.25 多周期数据通路对应的控制逻辑发生错误，使得控制信号 PCWr、MemtoReg、IRWr、RegWr、BrWr、MemWr、PCWrCond、R-type 中某一个在任何情况下总是为 1，则该控制信号为 1 时哪些指令不能正确执行？要求分别讨论。




图 5.25 带控制信号的多周期数据通路




图 5.25 带控制信号的多周期数据通路

信号	总0	总1
PCWr	所有指令不正确 无法更新PC	所有指令不正确 执行顺序失控
MemtoReg	load指令执行错误	非load指令执行错误
IRWr	所有指令不正确 无法写入指令	所有指令可能都不正确 IR写入失控
RegWr	所有需要写到寄存器的指令无法正确进行	所有不需要写到寄存器的指令无法正确进行
BrWr	Branch指令永远无法跳转	Branch指令无法执行，运算阶段也会存入寄存器 其他指令由于有PCWr和PCSrc的调控**不会出错**
MemWr	store指令错误	非store指令错误
PCWrCond	branch指令错误	非branch指令错误无法正确进行
R-type	R-type指令无法正确进行	非R-type指令无法正确进行

10. 假定有一条 MIPS 伪指令“bcmp $t1，$t2，$t3”，其功能是实现对两个主存块数据的比较，$t1 和 $t2 中分别存放两个主存块的首地址，$t3 中存放数据块的长度，每个数据占 4 字节，若所有数据都相等，则将 0 置入 $t1；否则，将第一次出现不相等时的地址分别置入 $t1 和 $t2 并结束比较。若 $t4 和 $t5 是两个空闲寄存器，请给出实现该伪指令的指令序列，并说明在类似于图 5.25 所示的多周期数据通路中执行该伪指令时要用多少个时钟周期。

指令序列：

```
loop:   beq     $t3,$zero,equal
        lw      $t4,0($t1)
        lw      $t5,0($t2)
        bne     $t4,$t5,end
        addi    $t1,$t1,4
        addi    $t2,$t2,4
        addi    $t3,$t3,-1
        j       loop
equal:  and     $t1,$zero,$zero
end:    ...
```

我们考虑最坏的情况，也就是t1,t2全部相等的情况:

执行情况为：t3*(beq + 2*lw + bnq + 3*addi + j) + beq + and

时钟周期为：t3*(3 + 10 + 3 + 12 + 3) + 3 + 4 = $7 + 28t_3$

13. 对于多周期 CPU 中的异常和中断处理，回答以下问题：

（1）对于除数为 0、溢出、无效指令操作码、无效指令地址、无效数据地址、缺页、访问越权和外部中断，CPU 在哪些指令的哪个时钟周期能分别检测到这些异常或中断？

（2）在检测到某个异常或中断后，CPU 通常要完成哪些工作？简要说明 CPU 如何完成这些工作。

（1）

情况	检测的周期
除数为0	译码/取数阶段 第二周期
溢出	R-type 指令 执行/运算阶段 第三周期
无效指令操作码	译码/取数阶段 第二周期
无效指令地址	取指令阶段 第一周期
无效数据地址	存储器访问（sw,lw,4周期）
缺页	取指令阶段(2周期),存储器访问阶段（sw,lw,4周期）
访问越权	取指令阶段(2周期),存储器访问阶段（sw,lw,4周期）
外部中断	每条指令的最后一个周期

（2）

1，中断当前程序的执行，

2，跳转到操作系统中相应的异常/中断处理程序去执行，

3.1，若能够解决 则执行完后回到被打断的用户进程中去

3.2，若无法解决 则终止用户进程