

Preparation Report LAB5

ADVANCED CPU ARCHITECTURE AND HARDWARE ACCELERATORS LAB

361.1.4693

Roy Kislev 206917064

Michael Grenader 208839845




Figure 1 עבודה משותפת מרחוק

תוכן עניינים

3.....	מטרת המעבדה
3.....	בדיקת ביצועים
3.....	קובץ הרצה
4.....	סימולצית ModelSim
6.....	מציאת תדר מקסימלי
7.....	מציאת נתיב קריטי
7.....	שימוש בלוגיקה עבור כל מודול
8.....	פירוט המערכת
9.....	שלב Instruction Fetch
10.....	מודול Instruction Decode
11.....	שרטוט RTL של Control Unit
13.....	מודול Execute
15.....	מודול Data Memory
16.....	מודול Write Back
17.....	Signal Tap

מטרת המעבדה

במעבדה זו למדנו להשתמש ביכולות של תוכנת Quartus ובפרט לבצע סינתזה עבור מודלים שפיתחנו בעבר במעבדה 1. את הסינתזה ביצענו על גבי Cyclone V FPGA של כרטיס DE10 standard. כמו כן, המטרה הייתה לממש מעבר pipeline של MIPS נלמד בהרצאות התיאורטיות, שיודע לבצע ISA בסיסית של פקודות אסמבלי.

בדיקת ביצועים

קובץ הרצה

בבדיקת הביצועים הרצנו קובץ אסמבלי עם פקודות שנמצאות בISA של המעבד שפיתחנו במעבדה זו. קובץ האסמבלי מממש חיבור מטריצות $Mat1$, $Mat2$ שיושבות בזיכרון ומכינה את התוצאה למטריצת $resMat$ שנמצאת בזיכרון גם כן. להלן קובץ הC שפותר את הבעיה –

```
void addMats(int Mat1[M][M], int Mat2[M][M], int resMat[M][M]){
    define it yourself ...
}

void main(){ //int=32bit
    int Mat1[M][M]={1,2,3,4},{5,6,7,8},{9,10,11,12},{13,14,15,16};
    int Mat2[M][M]={13,14,15,16},{9,10,11,12},{5,6,7,8},{1,2,3,4};
    int resMat[M][M];

    addMats(Mat1,Mat2,resMat); // resMat = Mat1 + Mat2
}
```

Figure 2 קוד QA בC

כאשר החיבור מתבצע איבר-איבר. להלן קובץ הASM שפותר את הבעיה תחת המעבד שלנו –

```
1 .data
2
3 Mat1: .word 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16
4 Mat2: .word 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16
5 resMat: .word 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0
6 M: .word 4
7
8 .text
9 main:
10 la $a0, Mat1 # $a0 = address of Mat1
11 la $a1, Mat2 # $a1 = address of Mat2
12 la $a2, resMat # $a2 = address of resMat
13 lw $a3, M # $a3 = matrix size
14 jal addMats # Call addMats function
15
16 j finish
17
18
19 addMats:
20 ## Sums two matrixes $a0 and $a1 and put it in $a2
21 addi $s0, $0, 0 # element_bytes_pointer = 0
22 addi $t0, $0, 4 # const of 4
23 mul $s1, $a3, $a3 # num_elements_bytes = 4*M*M
24 mul $s1, $s1, $t0 # num_elements_bytes = 4*M*M
25
26 add_loop:
27 beq $s0, $s1, done # while element_bytes_pointer != num_elements_bytes
28 add $t0, $a0, $s0 # find Mat1 pointer with offset
29 add $t1, $a1, $s0 # find Mat2 pointer with offset
30 add $t2, $a2, $s0 # find resMat pointer with offset
31
32 lw $t0, 0($t0) # get Mat1 pointer value
33 lw $t1, 0($t1) # get Mat2 pointer value
34 add $t3, $t1, $t0
35 sw $t3, 0($t2) # resMat[i] += Mat1[i]+Mat2[i]
36
37 addi $s0, $s0, 4 # next word
38 j add_loop
39
40 done:
41 jr $ra
```

Figure 3 קוד QA בASM

הערה – פקודת la מקודדת לפקודות שאכן נמצאות בISA שלנו.

לאחר הרצת התוכנית נצפה לקבל את הזיכרון הבא –

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)
0x00000000	1	2	3	4	5	6	7	8
0x00000020	9	10	11	12	13	14	15	16
0x00000040	1	2	3	4	5	6	7	8
0x00000060	9	10	11	12	13	14	15	16
0x00000080	2	4	6	8	10	12	14	16
0x000000a0	18	20	22	24	26	28	30	32
0x000000c0	4	0	0	0	0	0	0	0

Figure 4 זיכרון בסוף MARS

ניתן לראות ש-2 השורות הראשונות הן Mat1, 2 השורות הבאות הן Mat2 ו-2 השורות לאחר מכן הן resMat.

הערה – כתובת 0xC0 מחזיקה את גודל המטריצה הריבועית ואכן נראה שזה 4 כי המטריצות הן 4×4 .

סימולציה ModelSim

בסימולציה זו נריץ את קטע הקוד המצורף לאחר קידוד intel hex עם data mem.

להלן סימולציית המודלסים –




Figure 5 סימולציה מלאה

ניתן לראות שההוראות אכן מתקבלות בIF לפי הסדר המתאים וככל הגלים המתאימים.

כאשר נפתח את regFile ניתן לראות שהתבצעו כתיבות מתאימות –




Figure 6 רגיסטרים ModelSim

ניתן לראות שרגיסטר 4 מקבל את הערך 0, רגיסטר 5 את הערך 0x40 וכדומה. זה כצפוי מפני שהקוד אסמבלי מכניס את הפוינטרים על הכתובות שמתאימות למטריצות הdata memory.

כעת נבחין בקובץ האסמבלי שיש פקודת addn בגלל שיש lw לפניו מאותו הרגיסטר t1 ולכן נצפה שיהיה stall –

0x0000303c	0x8d290000	lw \$t0,\$t0	44: lw \$t0, 0(\$t0)	# get Mat1 pointer value
0x00003040	0x01285820	add \$t1,\$t0,\$t0	45: add \$t1, \$t0, \$t0	# get Mat2 pointer value
0x00003044	0xad4b0000	sw \$t1,0(\$t1)	46: sw \$t1, 0(\$t1)	# resMat[i] <= Mat1[i]+Mat2[i]

Figure 7 סט פקודות שמביאות stall

כעת נבחין שאכן סיגנל stall עלה במקרה זה –




Figure 8 ביצוע stall ModelSim

כמו כן ניתן לראות שאכן התבצע stall – ההוראה מושהת למחזור שעון נוסף.

כעת הרצנו לסוף התוכנית לראות את הזיכרונות. תחילה ראינו את הזיכרון MARS כדי לראות שהתוכנית אכן מתבצעת כראוי וגם שנקבל רפרנס למה אמור להתקבל במעבד שלנו –

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)
0x00000000	1	2	3	4	5	6	7	8
0x00000020	9	10	11	12	13	14	15	16
0x00000040	1	2	3	4	5	6	7	8
0x00000060	9	10	11	12	13	14	15	16
0x00000080	2	4	6	8	10	12	14	16
0x000000a0	18	20	22	24	26	28	30	32
0x000000c0	4	0	0	0	0	0	0	0

Figure 9 זיכרון בסוף QAn בMARS

נבחין שתוכן שורות 5 – 4 הן אכן תוצאת חיבור השורות 1 – 0 וגם 3 – 2 בצורת איבר-איבר כפי שציפינו. נביט בזיכרון במודלסים כדי לוודא כעת נכונות של הקוד שלנו –

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)
255	0	0	0	0	0	0	0	0
246	0	0	0	0	0	0	0	0
237	0	0	0	0	0	0	0	0
228	0	0	0	0	0	0	0	0
219	0	0	0	0	0	0	0	0
210	0	0	0	0	0	0	0	0
201	0	0	0	0	0	0	0	0
192	0	0	0	0	0	0	0	0
183	0	0	0	0	0	0	0	0
174	0	0	0	0	0	0	0	0
165	0	0	0	0	0	0	0	0
156	0	0	0	0	0	0	0	0
147	0	0	0	0	0	0	0	0
138	0	0	0	0	0	0	0	0
129	0	0	0	0	0	0	0	0
120	0	0	0	0	0	0	0	0
111	0	0	0	0	0	0	0	0
102	0	0	0	0	0	0	0	0
93	0	0	0	0	0	0	0	0
84	0	0	0	0	0	0	0	0
75	0	0	0	0	0	0	0	0
66	0	0	0	0	0	0	0	0
57	0	0	0	0	0	0	0	0
48	4	32	30	28	26	24	22	18
39	16	14	12	10	8	6	4	16
30	15	14	13	12	11	10	9	7
21	6	5	4	3	2	1	16	14
12	13	12	11	10	9	8	7	6
3	4	3	2	1				
-6								

Figure 10 זיכרון בסוף QAn בmodelSIM

ניתן לראות שאכן התקבל מידע זהה למה שהתקבל בMARS וגם למה שהתוצאה של חיבור מטריצות אלו אמורה לתת.

מציאת תדר מקסימלי

בכדי למצוא תדר מקסימלי של המערכת שלנו, נוסיף את קובץ הSDC הבא:

```

*****
# Time Information
*****
set_time_format -unit ns -decimal_places 3

*****
# Create Clock
*****
create_clock -name {clock} -period 56.000 -waveform { 0.000 30.000 } [get_ports { clock }]

```

Figure 11 קובץ SDC בתוכנית

נזכור שהמערכת שלנו היא סינכרונית כי הMIPS פועל לפי שעון בו הוא מקדם את הpipeline ולכן ניתן למצוא את התדר המקסימלי במערכת הנוכחית.

נבצע את הקימפול והסינתזה ללא השמה לפינים כפי שמבוקש (מלבד השעון עצמו). לאחר ביצוע קימפול וסינתזה, תוכנת Quartus יודעת להביא לנו את התדר המקסימלי של המערכת כך שהתקבל –

	Fmax	Restricted Fmax	Clock Name	Note
1	43.84 MHz	43.84 MHz	clock	

Figure 12 מציאת Fmax

– ניתן להגדיל אפילו יותר את התדר המקסימלי על ידי הוספת PLL, אך לא ביצענו את זה בפועל במעבדה.

מציאת נתיב קריטי

בחלק זה נשים את הנתיב הקריטי של המערכת שלנו –




Figure 13 נתיב קריטי

שימוש בלוגיקה עבור כל מודול

כידוע אנחנו מפתחים קוד לוגי אשר משתמש באלמנטים לוגיים שניתן לקנפג אותם בהתאם לקוד, דבר שנעשה כחלק מתהליך הסינתזה. בניתוח זה נציג את הלוגיקה עבור כל מודול כנדרש –

Analysis & Synthesis Resource Utilization by Entity							
<<Filter>>							
	Compilation Hierarchy Node	Combinational ALUTs	Dedicated Logic Registers	Block Memory Bits	DSP Blocks	Pins	Virtual Pins
1	MIPS	1528 (53)	1336 (336)	65536	2	54	0
1	Execute:EXE	508 (297)	0 (0)	0	2	0	0
2	HazardUnit:Hazard	26 (26)	0 (0)	0	0	0	0
3	Idcode:ID	842 (842)	992 (992)	0	0	0	0
4	Ifetch:IFE	19 (19)	8 (8)	32768	0	0	0
5	WRITE_BACK:WB	64 (64)	0 (0)	0	0	0	0
6	control:CTL	16 (16)	0 (0)	0	0	0	0
7	dmemory:MEM	0 (0)	0 (0)	32768	0	0	0

Figure 14 שימוש בלוגיקה

פירוט המערכת

בסעיף זה נסביר על המערכת שלנו ככלל ועל תתי המודולים שלה בפרט. עבור כל אחד ניתן סקירה קצרה על אופן פעילותו, נציג את RTL שלו לאחר ביצוע הסינתזה, נפרט את הלוגיקה בה הוא משתמש, נמצא נתיב קריטי של פעילותו ונציג אותו בעזרת תוכנת Quartus.

להלן שרטוט המערכת הסופי –




Figure 15 סכימת מערכת

להלן הRTL של המערכת לאחר סינתזה בתוכנת Quartus –




Figure 16 המערכת לאחר סינתזה בQuartus

כמו כן, הוספנו סיגנלי מוצא מתאימים לצורך דיבוג –

• FHCNT – מונה כמות הflushים	• CLKCNT – מונה כמות עליות השעון
• BPADD – כתובת הBreakPoint	• STCNT – מונה כמות הstall

שלב Instruction Fetch

סקירת פעולת המודול

בשלב זה נרצה להביא את הפקודה בכתובת ה-PC מהזיכרון של ההוראות. כמו כן, בחלק זה ישב הטיפול ב-PC הנבחר, מפני שבארכיטקטורה המצורפת קיימים תמיד מספר אופציות לשינוי ה-PC –

- נרצה להכניס ל-PC ערך של כתובת אליה נרצה לבצע jump
- נרצה להכניס ל-PC ערך של כתובת אליה נרצה לבצע branch
- $PC \leftarrow PC + 4$ כאשר נרצה לקדם את הפקודה הבאה

שרטוט RTL

להלן entity של המודול –




Figure 17 דיאגרמת בלוק של ה-IF

שרטוט RTL של מודול זה –




Figure 18 RTL של ה-IF

מודול Instruction Decode

סקירת פעולת המודול

בשלב זה נרצה לקחת את הפקודה שהוראה משלב fetch ובעצם לפרק אותה לפי הסוג של הפקודה באופן הבא –

Type	-31- format (bits) -0-					
R	opcode (6)	rs (5)	rt (5)	rd (5)	shamt (5)	funct (6)
I	opcode (6)	rs (5)	rt (5)	immediate (16)		
J	opcode (6)	address (26)				

כך נכניס את כתובת הרגיסטרים המתאימים לRF שנמצא בשלב decode ואך נוכל להוציא את תוכן הרגיסטרים המתאימים.

כמו כן, בשלב זה נבצע את חישוב הbranch והjump אם אחד מהם מתקיים, מפני שבשלב זה כבר נוכל לדעת הן אם התבצע jump (לפי מבנה הפקודה) או branch לאחר השוואת תוכן הרגיסטרים בהנחה ומעודכן (נדאג לזה בHazard unit).

כמו כן, בשלב זה יושבת גם יחידת הבקרה שמקבלת את הOp והFunct (פשוט לא מתייחסת לקו זה אם הפקודה אינה מסוג R-type) והיא מוציאה קווי בקרה מתאימים לאופן הפקודה שהתקבלה. לדוגמא, אם התקבלה פקודת חיבור נצטרך להוציא קווים מתאימים לRegWrite, ALUSrc, ALUctl, וכו'.

שרטוט RTL של ID

להלן entity של המודול –



Figure 19 דיאגרמת בלוק של ID

שרטוט RTL של מודול ID –




Figure 20 ה-RTL של ה-ID

שרטוט RTL של Control Unit

להלן entity של המודול –




Figure 21 דיאגרמת בלוק של ה-CTL




Figure 22 ה-RTL של ה-CTL

מודול Execute

סקירת פעולת המודול

שלב הביצוע, כאן אנחנו מבצעים פקודות לזיכרון כמו חישוב כתובת או ביצוע פעולה מסוימת. זה נעשה באמצעות פקודות אריתמטיות שונות שנעשות ברכיב ALU.

כאמור עבור המעבד single-cycle, בשלב הביצוע מבוצעת גם חישוב הכתובת PC הבאה ופעולת Branch. בנוסף כאשר עוברים למעבד Pipelined, נראה כי פקודת branch מביאה איתי control hazard, המעבד לא יודע מה הפקודה הבאה לבצע עבורה fetch מפני שהחלטת branch עוד לא בוצעה בזמן שהפקודה הבאה בוצעה לה fetch. דרך אחת לפתור זאת היא ע"י stall אבל זה יגרום להורדה ביעילות המערכת. דרך אחרת היא לחזות אם פקודת branch צריכה לקרות או לא ולבצע את הפקודות בהתאם לחיזוי. ברגע שהחלטת branch ידועה, ניתן לבצע flush ולזרוק את הפקודות אם החיזוי שגוי. זה יגרום לקצת שיפור אבל עדיין ביצוע flush להרבה פקודות כאשר מבצעים branch, מוריד את יעילות המערכת.

דרך נוספת והיא הדרך שבחרנו שבה אפשר להוריד את הבזבוז סייקלים של פקודות מבוזבזות במקרה של חיזוי שגוי היא בכך שנבצע את החלטת branch בשלב decode ביחד עם חישוב הכתובת PC הבאה. ביצוע ההחלטה היא בעצם לבצע השוואה בין שני ערכי רגיסטר. אז בכך שהזזנו את ההשוואה וחישוב הכתובת PC הבאה לשלב אחד קודם, ייעלנו את ביצועי המערכת.

בשלב הביצוע בנוסף אנחנו בודקים האם ישנו צורך לבצע forwarding הנועד לפתור בעיות של data dependencies עבור פקודות R-type וLW/SW.

שרטוט RTL

להלן entity של המודול –




Figure 23 דיאגרמת בלוק של ה-EXE




Figure 24 ה-RTL של ה-EXE

מודול Data Memory

סקירת פעולת המודול

מודול זה אחראי על הכתיבה והקריאה מתוכן ה-Data Memory שזה זיכרון ה-RAM של המערכת שלנו. אנחנו במשימה השתמשנו בגודל RAM של 2^{12} .

שרטוט ה-RTL

להלן entity של המודול –




Figure 25 דיגאורמת בלוק של ה-DM

שרטוט ה-RTL של מודול זה –




Figure 26 ה-RTL של ה-DM

מודול Write Back

סקירת פעולת המודול

מודול זה אחראי על ניהול החזרת המידע בסוף הpipeline והכתיבה שלו לזיכרון. קיימים הוראות שמבצעות שינוי ברגיסטרים כתוצאה מפעולות על רגיסטרים בALU וכתוצאה מפעולות מהזיכרון, לכן על מודול זה לנהל ולדעת איזה קו להחזיר ולכתוב אותו לרגיסטר.

שרטוט הRTL

להלן entity של המודול –




Figure 27 דיאגרמת בלוק של ה-WB

שרטוט הRTL של מודול זה –




Figure 28 ה-RTL של ה-WB

Signal Tap

נרצה לבצע וורפיקציה של החומרה על ידי פונקציית ה-*signal tap* של ה-*quartus*. נתפוס בזמן אמת את מצב הסיגנלים של הרכיב, ובהתאם לסיגנל שאותו נרצה לתפוס, ברגע שהסיגנל ישתנה למה שאנחנו רוצים לקבל את תוצאות הסיגנלים שנדפיס למסך.

נשים את הסיגנלים כפי ששמנו ב-*ModelSim* ונחלק אותם לקבוצות עבור כל שלב מה-*Stages*. אנחנו נתפוס זמן עלייה עבור קו ה-*RUN* שהוא הקו שנועד להפעיל את הרצת התכנית (כמו כפתור הריצה ב-*MARS*). וגם נשים טריגר בעלייה עבור הטריוגר של ה-*Breakpoint*, כלומר כאשר נרצה לעצור בכתובת מסוימת קו ה-*ST* טריגר יעלה ל-1. ה-*KEY* חיברנו את קו ה-*RESET* וב-*KEY3* את קו ה-*enable*. נזכור שהם במצב *pull-down*. כאשר נלחץ על קו ה-*ena*, אנחנו נעלה את ה-*RUN* ל-1 והתכנית תרוץ עד לרגע שבוא נלחץ על כפתור ה-*reset*.

בנוסף נשים את תנאי הלכידה ב-*Basic Ors*, כלומר שרק מספיק שאחד משתנה ולא כל הסיגנלים.




Figure 29 Signal Tap Configuration

נראה הרצה לדוגמא :



Figure 30 הרצת התכנית בסיגנל טאפ

כלומר אנחנו רואים, שברגע שלחצנו על ה-*KEY3*, התכנית התחילה לרוץ, ואנחנו נוכל לראות את הפקודות הראשונות בתכנית בהתאם לגודל החלון שנוכל להבחין בו. אנחנו רואים גם את ספירת עליות השעון כאשר המונה עולה ב-1 בכל עליית שעון.

נראה ביותר בירור את הדוגמא למונה הSTALL




Figure 31 הדגמת STALL

כלומר אנחנו רואים שכאשר קיבלנו *stall*, המנייה עלה ל-1 ובנוסף הפקודה ב*fetch* קיבלה השעייה של מחזור אחד.

נראה כעת כיצד נראה *REG FILE* לאחר סיום התכנית (נזכור כי הייתה בעיה בלראות את הזיכרון ב*quartus* ולכן הדרישה הזו נפלה מהמעבדה, ואת בדיקת תוכן הזיכרון נבצע רק ב*modelsim*)




Figure 32 תוכן REG FILE בסיום התכנית

נציין כי לאחר סיום התכנית, התכנית לא ממשיכה בלולאה אינסופית אלא מגיעה לפקודת NOP והPC ימשיך לגדול עד שנרסט את התכנית. אפשר לפתור זאת באמצעות לולאה אינסופית עם פקודות *j/branch* אבל זה לא קריטי.