Preparation Report LAB5

ADVANCED CPU ARCHITECTURE AND HARDWARE ACCELERATORS LAB

361.1.4693

Roy Kislev 206917064

Michael Grenader 208839845



ל עבודה משותפת מרחוק 1 Figure

תוכן עניינים

3	מטרת המעבדה
3	בדיקת ביצועים
3	קובץ הרצה
4	סימולצית ModelSim
6	מציאת תדר מקסימלי
7	מציאת נתיב קריטי
7	שימוש בלוגיקה עבור כל מודול
8	פירוט המערכת
9	שלב הInstruction Fetch שלב
10	מודול Instruction Decode
11	שרטוט RTL של Control Unit שרטוט
13	בודול Execute מודול
15	Data Memory מודול
16	שודול Write Back מודול
17	Signal Tan

מטרת המעבדה

במעבדה זו למדנו להשתמש ביכולות של תוכנת Quartus ובפרט לבצע סינתזה עבור מודלים שפיתחנו בעבר Quartus במעבדה 1. את הסינתזה ביצענו על גבי Cyclone V FGPA של כרטיס DE10 standard. כמו כן, המטרה הייתה לממש מעבר pipeline של MIPS נלמד בהרצאות התיאורטיות, שיודע לבצע pipeline אסמרלי

בדיקת ביצועים

קובץ הרצה

קובץ אסמבלי פקודות שנמצאות בISA בבדיקת אסמבלי עם פקודות שנמצאות אסמבלי שפיתחנו במעבדה Mat1, Mat2 האסמבלי מממש חיבור מטריצות Mat1, Mat2 שיושבות בזיכרון ומכינה את התוצאה למטריצת שנמצאת בזיכרון גם כן. להלן קובץ הC שפותר את הבעיה

```
void addMats(int MatI[M][M], int Mat2[M][M], int resMat[M][M]){
    define it yourself ...
}

void main(){ //int=32bit
    int MatI[M][M]={{1,2,3,4},{5,6,7,8},{9,10,11,12},{13,14,15,16}};
    int Mat2[M][M]={{13,14,15,16},{9,10,11,12},{5,6,7,8},{1,2,3,4}};
    int resMat[M][M];
    addMats(Mat1,Mat2,resMat); // resMat = Mat1 + Mat2
}
```

Cב QA קוד 2 Figure


- כאשר החיבור מתבצע איבר-איבר. להלן קובץ הASM שפותר את הבעיה תחת המעבד שלנו

```
1 .data
3 Mat1: .word 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16
   4 Mat2:
   main:
10 la $a0, Matl # $a0 = address of Matl
11 la $a1, Mat2 # $a1 = address of Mat2
12 la $a2, resMat # $a2 = address of resMat
13 lv $a3, M # $a3 = matrix size
                  # $43 = matrix size
# Call addWats function
14 jal addMats
16 j finish
19 addMats:
20 ## Sums two matrixes $40 and $41 and put it in $42
21 addi $80, $0, 0 # element_bytes_pointer = 0
22 addi $10, $0, 4 # const of 4
23 mul
            $81, $a3, $a3
           $81, $81, $t0 # num elements bytes = 4*N*M
24 mul
26 add_loop:
            $30, $31, done # while element_bytes_pointer /= num_elements_bytes
27 beg
          $10, $40, $50 # find Mail pointer with offset
$1, $41, $50 # find Mail pointer with offset
$2, $42, $50 # find reaMet pointer with offset
28 add
29 add
30 add
          eti, 0($tl) # get Mat2 pointer value
$t3, $t1, $t0
32 lw
33 lw
34 add
35 sv
            $t3, 0($t2)
                            # resMat[i] <= Mat1[i]+Mat2[i]
37 addi $80, $80, 4 # next word
38 j
            add_loop
40 done:
41 jr
            $ra
```

ASM QA קוד 3 Figure

. הערה – פקודת la מקודדת לפקודות שאכן נמצאות בISA שלנו

- לאחר הרצת התוכנית נצפה לקבל את הזיכרון הבא



MARS זיכרון בסוף 4 Figure

mat2 ניתן לראות ש2 השורות הראשונות הן Mat1, ב השורות הבאות הן Mat2 השורות הראשונות הן Mat1

 4×4 המטריצות סמריצות שזה 4 כי המטריצה הריבועית האכן מחזיקה את גודל מחזיקה את מחזיקה את הריבועית ואכן המטריצה הריבועית האכ

אסdelSim סימולצית

.data mem יחד עם $intel\ hex$ יחד לאחר קידוד לאחר המצורף את קטע הקוד המצורף לאחר בסימולציה זו נריץ את הקוד המצורף לאחר המצורף לאחר המצורף את הקוד המצורף את הקוד המצורף לאחר המצורף את הקוד המצורף את הקוד המצורף לאחר המצורף לאחר המצורף את הקוד המצורף לאחר המצורף לאורף לאחר המצורף לאחר המצורף לאחר המצורף לאורף לאחר המצורף לאורף לאחר המצורף לאורף ל


- להלן סימולציית המודלסים



5 Figure סימולציה מלאה

ניתן לראות שההוראות אכן מתקבלות בIF לפי הסדר המתאים וכנל הגלים המתאימים.

– ניתן לראות שהתבצעו כתיבות מתאימות regFile



ModelSima רגיסטרים 6 Figure


ניתן לראות שרגיסטר 4 מקבל את הערך 0, רגיסטר 5 את הערך 0 וכדומה. זה כצפוי מפני שהקוד ניתן לראות שרגיסטר 4 מקבל את הפוינטרים על הכתובות שמתאימות למטריצות האחשרים על הכתובות שתאימות לחדים אחשרים את הפוינטרים על הכתובות שמתאימות למטריצות האחשרים את הפוינטרים את הפוינטרים את הכתובות שמתאימות למטריצות האחשרים את הפוינטרים את הפוינטרי

נצפה שיהיה ti ולכן בקובץ מאותו איש lw בגלל שיש פקודת מאותו פקודת שיש פקודת אסמבלי שיש פקודת - stall -

100	0V000000000 0V00000000 IM 40'0 (40)	40. TM	400, 0 (400)	4 Acc wart hornret same
160	0x0000303c 0x8d290000 lw \$9,0(\$9)	44: lw	\$t1, 0(\$t1)	# get Mat2 pointer value
160	0x00003040 0x01285820 add \$11,\$9,\$8	45: add	\$t3, \$t1, \$t0	
1	0x00003044 0xad4b0000 sw \$11,0(\$10)	46: sw	\$t3, 0(\$t2)	<pre># resMat[i] <= Matl[i]+Mat2</pre>
Printer.		200		12:

stall סט פקודות שמביאות ל Figure


– זה במקרה אל stall עלה במקרה אל



modelSIMב stall ביצוע 8 Figure


כמו כן ניתן לראות שאכן התבצע stall – ההוראה מושהת למחזור שעון נוסף.

כעת הרצנו לסוף התוכנית לראות את הזיכרונות. תחילה ראינו את הזיכרון בMARS כדי לראות שהתוכנית אכן מתבצעת כראוי וגם שנקבל רפרנס למה אמור להתקבל במעבד שלנו –



MARS איכרון בסוף ה 9 Figure

נבחין שתוכן שורות 5 – 4 הן אכן תוצאת חיבור השורות 1-0 וגם 3-2 בצורת איבר-איבר כפי שציפינו. נביט בזיכרון במודלסים כדי לוודא כעת נכונות של הקוד שלנו –



modelSIMב QA זיכרון בסוף 10 Figure

ניתן לראות שאכן התקבל מידע זהה למה שהתקבל בMARS וגם למה שהתוצאה של חיבור מטריצות אלו אמורה לתת.

מציאת תדר מקסימלי

בכדי למצוא תדר מקסימלי של המערכת שלנו, נוסיף את קובץ הSDC הבא:

בתוכנית SDC קובץ 11 Figure

נזכור שהמערכת שלנו היא סינכרונית כי הMIPS פועל לפי שעון בו הוא מקדם את הpipeline ולכן ניתן למצוא את התדר המקסימלי במערכת הנוכחית.

נבצע את הקימפול והסינתזה ללא השמה לפינים כפי שמבוקש (מלבד השעון עצמו). לאחר ביצוע קימפול וכצע את הקימפול והסינתזה ללא השמה לנו את התדר המקסימלי של המערכת כך שהתקבל –


	Fmax	Restricted Fmax	Clock Name	Note
1	43.84 MHz	43.84 MHz	clock	

Fmax מציאת 12 Figure

– ניתן להגדיל אפילו יותר את התדר המקסימלי על ידי הוספת PLL, אך לא ביצענו את זה בפועל במעבדה.

מציאת נתיב קריטי


בחלק זה נשים את הנתיב הקריטי של המערכת שלנו –



13 Figure נתיב קריטי

שימוש בלוגיקה עבור כל מודול

כידוע אנחנו מפתחים קוד לוגי אשר משתמש באלמנטים לוגים שניתן לקנפג אותם בהתאם לקוד, דבר שנעשה כחלק מתהליך הסינתזה. בניתוח זה נציג את הלוגיה עבור כל מודול כנדרש –




14 Figure

פירוט המערכת


בסעיף זה נסביר על המערכת שלנו ככלל ועל תתי המודולים שלה בפרט. עבור כל אחד ניתן סקירה קצרה על אופן פעילותו, נציג את הTL שלו לאחר ביצוע הסינתזה, נפרט את הלוגיקה בה הוא משתמש, נמצא נתיב קריטי של פעילותו ונציג אותו בעזרת תוכנת הQuartus.

- להלן שרטוט המערכת הסופי



סכימת מערכת 15 Figure

– Quartus של המערכת לאחר סינתזה בתוכנת RTL להלן



Quartus המערכת לאחר סינתזה 16 Figure

– כמו כן, הוספנו סיגנלי מוצא מתאימים לצורך דיבוג

•	מונה כמות עליות השעון – CLKCNT	•	FHCNT – מונה כמות הflushים
•	STCNT – מונה כמות הstallים	•	BreakPointa כתובת – BPADD

וnstruction Fetch שלב ה


סקירת פעולת המודול

בשלב זה נרצה להביא את הפקודה בכתובת PC מהזיכרון של ההוראות. כמו כן, בחלק זה ישב הטיפול בשלב זה נרצה להביא את הפקודה בכתובת המצורפת קיימים תמיד מספר אופציות לשינוי ה-PC

- jump ערך של כתובת אליה נרצה לבצע PC נרצה להכניס
- branch ערך של כתובת אליה נרצה לבצע PCb נרצה להכניס
 - כאשר הבאה את לקדם לכדה כאשר נרצה את כאשר ברצה ארכר $PC \leftarrow PC + 4$


שרטוט הRTL

– של המודול entity של המודול



IFהיגאגרמת בלוק של ה־17 Figure

– שרטוט הRTL של מודול זה



IFה של RTL של Figure

Instruction Decode מודול

סקירת פעולת המודול

בשלב זה נרצה לקחת את הפקודה שהוראה משלב הfetch ובעצם לפרק אותה לפי הסוג של הפקודה באופן הבא –

Type	-31-		-0-			
R	opcode (6)	rs (5)	rt (5)	rd (5)	shamt (5)	funct (6)
I	opcode (6)	rs (5)	rt (5)	immediate (16)		
J	opcode (6)	address (26)				


כך נכניס את כתובת הרגיסטרים המתאימים לRF שנמצא בשלב הdecode ואך נוכל להוציא את תוכן הרגיסטרים המתאימים.

כמו כן, בשלב זה נבצע את חישוב הbranch והקשוף אם אחד מהם מתקיים, מפני שבשלב זה כבר נוכל לדעת jump להחר השוואת תוכן הרגיסטרים בהנחה ומעודכן (נדאג jump לזה בHazard unit).

כמו כן, בשלב זה יושבת גם יחידת הבקרה שמקבלת את הOp והFuncti (פשוט לא מתייחסת לקו זה אם הפקודה אינה מסוג R-type) והיא מוציאה קווי בקרה מתאימים לאופן הפקודה שהתקבלה. לדוגמא, אם התקבלה פקודת חיבור נצטרך להוציא קווים מתאימים לALUSrc, ALUctl, RegWrite וכו׳.


שרטוט הRTL של ה

– של המודול entity להלן



ID דיגאגרמת בלוק של היא 19 Figure


- ID שרטוט אל RTL שרטוט שרטוט




ID-של ה-20 Figure

Control Unit של RTL שרטוט

– של המודול entity להלן



CTLדיגאגרמת בלוק דיגאגרמת 21 Figure



CTL-של ה-22 Figure

Execute מודול

סקירת פעולת המודול

שלב הביצוע, כאן אנחנו מבצעים פקודות לזיכרון כמו חישוב כתובת או ביצוע פעולה מסוימת. זה נעשה באמצעות פקודות אריתמטיות שונות שנעשות ברכיב הALU.


כאמור עבור המעבד איתי בשלב הביצוע מבוצעת גם חישוב הכתובת PC הבאה ופעולת הsingle-cycle בנוסף כאשר עוברים למעבד Pipelined, נראה כי פקודת ההמהל מביאה איתי pipelined, המעבד לא בנוסף כאשר עוברים למעבד Pipelined, נראה כי פקודת ההחלטת לא בוצעה בזמן שהפקודה הבאה יודע מה הפקודה הבאה לבצע עבורה fetch מפני שהחלטת האבל זה יגרום להורדה ביעילות המערכת. דרך אחרת בוצעה לה fetch דרך אחת לפתור זאת היא עייי stall אבל זה יגרום להודות בהתאם לחיזוי. ברגע שהחלטת היא לחזות אם פקודת המחלטת לבצע את הפקודות אם החיזוי שגוי. זה יגרום לקצת שיפור אבל עדיין hranch להרבה פקודות כאשר מבצעם branch, מוריד את יעילות המערכת.

דרך נוספת והיא הדרך שבחרנו שבה אפשר להוריד את הבזבוז סייקלים של פקודות מבוזבזות במקרה של חיזוי שגוי היא בכך שנבצע את החלטת הbranch בשלב השלב ביחד עם חישוב הכתובת PC הבאה. ביצוע ההחלטה היא בעצם לבצע השוואה בין שני ערכי רגיסטר. אז בכך שהזזנו את ההשוואה וחישוב הכתובת PC הבאה לשלב אחד קודם, ייעלנו את ביצועי המערכת.


data של ביות לפתור בעיות לפתור בעיות של forwarding בשלב הביצוע בנוסף אנחנו בודקים האם ישנו צורך לבצע LW/SWI R-type עבור פקודות

ארטוט הRTL

– של המודול entity להלן



EXE-דיגאגרמת בלוק של ה-23 Figure



EXE-של ה-24 Figure


Data Memory מודול

סקירת פעולת המודול

מודול אנחנו אנחנו המערכת שלנו. אנחנו בגודל חדשה אחראי על הכתיבה הקריאה מתוכן מתוכן חדשה אחראי על הכתיבה הקריאה מתוכן RAM של RAM של RAM של RAM


שרטוט הRTL

– של המודול entity להלן



DM-דיגאגרמת בלוק של ה-25 Figure

– שרטוט הRTL של מודול זה



DM-ה של ה-26 Figure


Write Back מודול

סקירת פעולת המודול

מודול זה אחראי על ניהול החזרת המידע בסוף הpipeline והכתיבה שלו לזיכרון. קיימים הוראות שמבצעות שינוי ברגיסטרים כתוצאה מפעולות על רגיסטרים בALU וכתוצאה מפעולות מהזיכרון, לכן על מודול זה לנהל ולדעת איזה קו להחזיר ולכתוב אותו לרגיסטר.


ארטוט הRTL

– של המודול entity להלן



WB-דיגאגרמת בלוק של ה-27 Figure

- שרטוט הRTL של מודול +



WB-ה של ה־28 Figure

Signal Tap

נרצה לבצע ווריפיקציה של החומרה על ידי פונקציית ה-*guartus של ה-quartus.* נתפוס בזמן אמת את מצב הסיגנלים של הרכיב, ובהתאם לסיגנל שאותו נרצה לתפוס, ברגע שהסיגנל ישתנה למה שאנחנו רוצים נקבל את תוצאות הסיגנלים שנדפיס למסך.

נשים את הסיגנלים כפי ששמנו בModelSim ונחלק אותם לקבוצות עבור כל שלב מהStages. אנחנו נתפוס משים את הסיגנלים כפי ששמנו בModelSim ונחלק אותם לקבוצות עבור קו הRUN שהוא הקו שנועד להפעיל את הרצת התכנית (כמו כפתור הריצה בST). וגם נשים טריגר בעלייה עבור הטריגר של הRestaure (כלומר כאשר נרצה לעצור בכתובת מסוימת קו הRestaure וב-Restaure את קו הRestaure וב-Restaure וב-Restaure את קו ה-Restaure על כפתור העל כפתור התכנית תרוץ עד לרגע שבוא נלחץ על כפתור הRuure

בנוסף נשים את תנאי הלכידה כBasic Or, כלומר שרק מספיק שאחד משתנה ולא כל הסיגנלים.




Figure 29 Signal Tap Configuration


: נראה הרצה לדוגמא



אפ הרצת התכנית בסיגנל טאפ 30 Figure

כלומר אנחנו רואים, שברגע שלחצנו על *KEY3,* התכנית התחילה לרוץ, ואנחנו נוכל לראות את הפקודות הראשונות בתכנית בהתאם לגודל החלון שנוכל להבחין בו. אנחנו רואים גם את ספירת עליות השעון כאשר המונה עולה ב-1 בכל עליית שעון.

נראה ביותר בירור את הדוגמא למונה ה*STALL*



STALL הדגמת 31 Figure

כלומר אנחנו רואים שכאשר קיבלנו stall, המנייה עלה ל-1 ובנוסף הפקודה בו קיבלה השהייה של מחזור, אחד.

quartus לאחר סיום התכנית (נזכור כי הייתה בעיה בלראות את הזיכרון בREGFILE לאחר סיום התכנית (modelsim) ולכן הדרישה הזו נפלה מהמעבדה, ואת בדיקת תוכן הזיכרון נבצע רק



בסיום התכנית REGFILE בסיום התכנית

PC וה NOP והער סיום התכנית, התכנית לא ממשיכה בלולאה אינסופית אלא מגיעה לפקודת NOP וה נציין כי לאחר סיום התכנית. אפשר לפתור זאת באמצעות לולאה אינסופית עם פקודות ימשיך לגדול עד שנרסט את התכנית. אפשר לפתור זאת באמצעות לולאה אינסופית עם פקודות אבל זה לא קריטי.