

半周期由两个mealy机组成 当前状态 新出电路 DW 新出的新状态决定 輸入 NPC 2、新状态由另一个FSM的输出作为输入与扩发 态决定 nPCsel 批志转移模块 控制给CU控制 2 状态栽移提快 鋪燃 部分输出作为第一机的输入 输入 ALU

> 当前忧态:GRF(型,lw) DM(sw) 输出逻辑: Ext [beq/j), 输入通过CU分析的中CSe(批結移模块: ALU, Ext ——> GRF. DM

1、在第二台FSM机中

状态转移模块与输出逻辑重合

ALU, Ext, DM-> GRF(lw) 可见该忧态机各模块功能很多变,且每个模块不单一,

但仍有规律可循,两个FSM复合运输入一输出)即为CPU基本框架

Ext

2. IM ROM (Read Only Memory) 只读不写 外存 RAM (Random Access Memory) 可读写 14年 DMReg GRF

GRF

DW

CN

我认为是合理的,RAM快于ROM,可快捷对RAM进行修改一;ROM 通常用作有储指令,需要人为加载进数据,不许在运行更改;而直接使用寄存器是 效率最高的方法,故最频繁调用的CRF应使用Req.

3. 无 (可以将 CU拆成 Main Controller & Alu Controller) 即 RegWrite, MemWrite均为O,不会写入DM/GRF X过程无影响

执行的时


5、加一个模块,当地址大于0×3000时减去0×3000 6. 总体较为合理, 应再测试与和联的指令, beq 跳转之前的指令,

由于目前不用考虑溢出问题,因此不用对极大极特殊验证 测试旗:由于单周期CPU的指定独立性、只要保证每条指定正确性

4492

即可保证整体正确性,因此,我根据网站给出的单指企测试样例, 并针对beg成功跳转与否及维前后跳翻,进行测试,最后使用给出的综合测试集完成验证





ALU, DM, CU, Ext独立封港, 高内聚低耦合, 用清晰直观的 数据通路相连,并在难以连线处使用tunnel简化;在CU设计上 选择将ALU控制与主控制合二为一,依据先与后或原则进行解码, 格划化、规范化、具有极高的可扩展性、易于增加基它指令。