

3.9 不能

$\overline{C_1}$ 、 $\overline{C_2}$ 处都带有一个小圆圈, 是低电平有效 (0)

· 图中有一段时间区间使 $\overline{C_1}$ 和 $\overline{C_2}$ 同时处于低电平
两个三态门被同时打开, 它们的输出端会同时驱动公共节点 F。如果此时两者的输入信号使得它们试图输出不同的电平, 就会在电源和地之间通过这两个门电路的输出级形成低阻抗通路。这会导致极大的短路电流, 不仅会使节点 F 的逻辑状态极不确定, 还极易烧毁 TTL 芯片。

3.10 A 高电平有效, 处于正常接收状态

B 低电平有效, 处于高阻态

C 低电平有效, 处于正常发送状态

D 低电平有效, 处于高阻态

由于 D 高阻态, $\therefore$ 电平由 C 决定

C 低电平有效且接 0。

$\therefore$ 驱动总线, 使总线 (BUS) 处于低电平 (0)


门 A 和门 B: 在 TTL 电路中, 当输入端被拉低到低电平时, 内部发射极正偏, 会有一股电流从输入端流出 (被称为输入低电平电流 I_{IL})
(注: 虽然 B 被禁止, 但它只有输出端是高阻态, 作为接收门不影响)

$\therefore$ 有电流从门 A 和门 B 流向总线

门 C 正在输出低电平, 电流会流入输出端 (称为输出低电平电流 I_{OL})

$\therefore$ 有电流从总线流向门 C

D的输出端处于高阻态,没有电流流入流出



3.11 线与连接规则:

普通TTL的输出端不能并联

OC门的输出端允许并联,但必须外接上拉电阻和电源

a 不能: 将普通门和OC门的输出端并联

b 不能: 同理

c 可以: 理由如上

3.14 两个非门: 逻辑上 $B=A$

为异或门: XOR

$B=A \therefore V_o = A \oplus B = 0$

只要输入信号长时间保持不变,输出端始终是低电平


B比A延迟 40ns

在这40ns窗口中, A与B状态相反 ($A=1, B=0$)

同理, 当A从1变回0时, 也会产生一个40ns的 $0 \oplus 1 = 1$ 的短暂状态.

也有20ns的延迟

异或门内部产生的这40ns的高电平脉冲, 还要再经过20ns的传输延迟, 才会显示在最终的输出引脚 V_o 上.



3.15 CP脉冲: 连续脉冲

闭环回路中必须包含奇数个反相(逻辑取反)环节

$\therefore a, b$ 可以

C 异或门: $A \oplus 0 = A$ 无逻辑反转 不行

D. $A \oplus 1 = \bar{A}$ 有1个反向 可以

$\therefore a, b, d$ 可以

3.16 5个非门

信号传输一圈, 状态翻转1次

∴ 传输两圈

$$T = 2 \times n \times t_{pd} = 200 \times 10^{-9} \text{s}$$

$$f = \frac{1}{T} = 5 \text{ MHz}$$