# Ti\_Pipielined\_SARADC 设计及建模验证分析

## 一、设计要求

为实现一款满足高速 (>2 GS/s)、高精度 (≥12-bit) 要求的模数转换器 (ADC),本文采用时钟交织 (Time-Interleaved,TI) 结构下的 Pipelined-SAR 架构进行建模。系统基于 MATLAB 搭建,包含若干个并行的 ADC 通道,每个通道采用两级结构 (Stage1: SAR ADC, Stage2: residue amplification + SAR)。系统建模目标为:

- 1.支持 ≥4 个交织通道;
- 2.支持可配置的采样率与分辨率;
- 3.可注入可控的典型误差项(包括抖动、失配、偏移等);
- 4.提供完整的端到端建模与模拟域误差响应仿真。

# 二、时钟交织型 Pipeline-SAR ADC 的 Matlab 建模与静/动态分析

### 2.1 理想 ADC 行为级实现

为了方便设计参数在层间传递,使用结构体 cfg 来存储记录设定的各个参数:

```
cfg.Nstage1
             = 6;
                          % Stage-1 SAR bits
cfg.Nstage2
                          % Stage-2 SAR bits
             = 6;
cfg.Nchan
            = 4;
                          % 交织通道数 (≥4)
cfg.Fs total
         = 2e9;
                      % 总采样率 2 GS/s
cfg.Fin
            = 100e6;
                     % 测试正弦频率
cfg.SimTime
             = 5e-6;
                         % 仿真时长 (5 μs)
cfg.Vref
                          % 基准电压 ±1 V (全差分为 2 Vpp)
             = 1;
```

#### 2.1.1 顶层 TI\_PipeSAR\_core

根据总采样率得到单个通道需要的采样率,逐通道采样后,调用下一级 pipeline\_channel 得到各个通道的结果,再进行交织得到总的量化结果,如图 1 所示。当考虑理想情况时,输入参数 err 均设为 0 即可。

```
function [dig_out, meta] = II_PipeSAR_core(cfg, err)
    Nch = cfg.Nchan;
    Fs_ch = cfg.Fs_total / Nch;
   Ts_ch = 1/Fs_ch;
   Lch = floor(cfg.SimTime * Fs_ch) + 1; % 每通道采样点数
   % 生成每通道固定误差实例
   inst.tskew = err.tskew_rms
                                               * randn(1,Nch);
   inst.ti_gain = 1 + err.ti_gain_sigma * randn(1,Nch);
   inst.ti_offset = err.ti_offset_sigma * randn(1,Nch);
   inst.g_stage = 1 + err.interstage_gain_rms * randn(1,Nch);
inst.C_mis = err.cap_mismatch_sigma * randn(cfg.Nstage1,Nch);
inst.comp_off = err.comp_offset_sigma * randn(1,Nch);
   % 逐通道采样 & 量化
    ch_out = cell(1,Nch);
    for k = 1:Nch
        % 名义采样时刻 + 通道 skew + 抖动
        t_nom = ( (0:Lch-1)*Ts_ch ) + (k-1)*Ts_ch/Nch;
        t_real = t_nom + inst.tskew(k) ...
                       + err.jitter_rms * randn(size(t_nom));
        xs = sin(2*pi*cfg.Fin*t_real);
        ch_out{k} = pipeline_channel(xs, cfg, inst, k);
   % 交织
    dig_out = re_interleave(ch_out);
    meta.inst = inst;
end
```

图 1 顶层 TI\_PipeSAR ADC 实现

### 2.1.2 单通道采样层 pipeline\_channel

分为两级流水实现,第一级调用 sub-ADC 得到 MSB 位量化结果及残差,将 残差放大相应倍数后, 再调用 sub-ADC 得到第二级流水线 LSB 位结果, 最后 MSB 与 LSB 拼接得到完整的结果, 输出数字码(Matlab 代码中将其转换为了十进制),

如图 2 所示。输入参数中 xs 为模拟输入, k 为当前所处的通道。

图 2 pipeline channel 实现

#### 2.1.3 底层单级 ADC sar\_quant

Sub-ADC 使用 SAR (逐次逼近型) ADC, 使用二分查找的方式, 依次得到 MSB 到 LSB 位的结果, 如图 3 所示。输入参数中 x 为模拟输入, Nbit 为分辨率, Cmis 为电容失陪, Voff 为电压 offset。

```
function [code, residue] = sar_quant(x, cfg, Nbit, Cmis, Voff)
    Vref = cfg.Vref;
    acc = -Vref;
    bits = zeros(1,Nbit);
    for b = 1:Nbit
        acc_{try} = acc + Vref / 2^{(b-1)};
        if ~isempty(Cmis)
            acc_try = acc_try + Cmis(b)*Vref/2;
        end
        if x + Voff >= acc_try
            acc = acc try;
            bits(b) = 1;
        end
    end
            = uint16( sum(bits .* 2.^(Nbit-1:-1:0)) );
    residue = x - acc;
end
```

图 3 sar\_quant 实现

## 2.2 理想情况的静态及动态分析

#### 2.2.1 理想情况下的静态分析

理想情况下的静态转移曲线如图 4 所示。图中横坐标表示输入模拟电平,纵坐标表示输出数字码。




图 4 理想情况下的静态转移曲线总览

使用 ramp 信号输入来得到静态转移曲线,步长为 0.00001V。从图中可见理想情况下线性度良好好,没有 offset 和 gain\_error。再放大观察局部的台阶性良

#### 好,与预期一致。




图 5 理想情况下的静态转移曲线局部放大图

同时, 计算静态参数 DNL (微分非线性) 和 INL (积分非线性), 当样本数为 20000 时所得结果如图 6 所示。

图 6 理想情况下样本数为 20000 时的静态参数

理想状态下 DNL 和 INL 不为 0 只是因为样本数不足,不能与静态转移曲线完全贴合,因此当加大样本数后可以使 DNL 和 INL 趋于 0。如图 7 所示为样本数为 200000 时计算所得的 DNL 和 INL,结果符合预期。

DNL = 0.0015
INL = 0.0020

图 7 理想情况下样本数为 200000 时的静态参数

#### 2.2.2 理想情况下的动态分析

考虑理想情况输入,即 err 各项(见 2.3)均为 0。选择正弦信号作为输入得到频谱。

将信号、噪声等归一化至 dBFS,分别计算信纳比 SINAD (SNDR),有效位数 ENOB,无杂散动态范围 SFDR 和总谐波 THD。其中,SINAD 即基波与噪声能量 之比;由于量化误差均近似均匀分布,因此 ENOB 可用公式:

$$ENOB = \frac{SINAD - 1.76}{6.02}$$

计算; SFDR 是基波能量与最大谐波能量之差,由于非理想性,实际的基波并非瞬时的脉冲,因此在筛选最大谐波的时候应该把基波对应频率附近的频率剔除,以避免得到一个很小的 SFDR 错误数值;而 THD 即为所有谐波之和,由于高次谐波能量很小,因此取前 5 次谐波能量之和近似 THD。

由于 DFT 周期性问题会导致频谱泄露,因此需要进行时域加窗。我们分别采用了 Hann 窗和 Blackmanharris 窗进行优化。图 8-9 对应 Hann 窗,图 10-11 对应 Blackmanharris 窗。从频谱图中可以看出,谐波很不明显,即谐波失真很小,符合预期。

从动态参数结果上看,使用不同窗函数对频谱泄露的削弱效果相差不大。但 从频谱图上看,采用 Hann 窗后基频附近能量分布出现了较明显的开衩,说明其 导致的基频能量"污染"到相邻频率码的现象比采用 Blackmanharris 窗明显。综上所述,在理想情况下,采用 Blackmanharris 窗削减频谱泄露是个更优的选择。

此外,我们注意到有效位数 ENOB 在理想情况下出现了大于分辨率(12bit)的情况(超出了约 0.02bit)。这是因为在计算 SINAD 时,我们取了理论基频处附近很小一段区间以保证能覆盖基频处,而在加窗进行 FFT 分析的同时,基频能量会"污染"到相邻频率码,使得基频附近的小区间的能量和变大,从而使 SINAD 偏大。而 ENOB 由 SINAD 决定,且理想状态下没有各种非理性因素拉低 SINAD 和ENOB 的值,从而造成了 ENOB 超出分辨率的结果。




图 8 理想情况下 100MHz 正弦信号量化结果频谱(Hann 窗)

=== Dynamic metrics (all errors off) ===

SINAD: 74.16 dB ENOB: 12.03 bits SFDR: 97.58 dB THD: -86.07 dB

图 9 理想情况下 100MHz 正弦信号输入对应动态参数(Hann 窗)




图 10 理想情况下 100MHz 正弦信号量化结果频谱(Blackmanharris 窗)

```
=== Dynamic metrics (all errors off) ===
SINAD: 74.12 dB
```

ENOB : 12.02 bits SFDR : 98.43 dB THD : -86.79 dB

图 11 理想情况下 100MHz 正弦信号输入对应动态参数 (Blackmanharris 窗)

## 2.3 非理想因素添加

为了方便误差参数在层间传递,使用结构体 error 来存储记录设定的各个参数:

err.jitter_rms	= 0.5e-12;	% 0.5 ps 时钟抖动 σ
err.tskew_rms	= 0.5e-12;	% 0.5 ps 通道时序偏差 σ
err.ti_gain_sigma	= 0.01;	%±1% TI 通道增益 σ
err.ti_offset_sigma	= 0.001;	% 1 mV TI 通道失调 σ
err.interstage_gain_rms	= 0.1;	%±10% 级间增益 σ
err.cap_mismatch_sigma	= 0.001;	% 0.1 % 电容 DAC 失配 σ
err.comp_offset_sigma	= 0.0005;	% 0.5 mV 比较器失调 σ

由于给出的是方均根误差,在 TI\_PipeSAR\_core 中使用 randn()生成各通道的

实际误差,具体可查看图1。

#### 2.3.1 时钟抖动和时序偏差

时钟在到达不同器件时有偏差 time skew,对于同一个器件来说时钟的到达 又有不确定性为 time jitter。时钟抖动会引入噪声,时钟偏斜会引入杂散分量, 两种误差都会降低信噪比和有效位数。时序偏差对同一通道内全部采样加固定偏 置;而时钟抖动对每个采样点都进行一次 randn()加随机偏置。通过在 TI\_PipeSAR\_core 中改变采样时刻实现,具体见图 1。(限于对已知信号随时间变 化的函数关系的采样,对用离散信号模拟连续信号的输入无法精确的实现)

#### 2.3.2 TI 通道增益和失调

信号在进入不同通道时会受到增益失配和失调,在 pipeline\_channel 中对输入信号处理:

$$V_{in}^{(k)} \leftarrow V_{in}(1+g_k) + V_{os,k}$$

#### 2.3.3 级间增益

在 pipeline\_channel 中的流水线级间残差放大环节引入级间增益误差 intersatge\_gain\_rms 为 10%。级间增益过大过小均导致输入第二级流水线的残差 与实际不符,第二级流水线得到的数字码将有误。

#### 2.3.4 电容 ADC 失配和比较器失调

在 sar\_quant 中的电压比较环节中引入 ADC 电容失配和比较器失调。考虑两种 失配会导致比较器实际比较的电压值与参考电压之间产生偏差,对于 ADC 电容 失配,只在第一级流水线有效。

#### 2.3.5 加入非理性因素后的静态分析

加入以上非理想因素后,同样选择正弦信号作为输入,得到静态转移曲线并计算静态参数 DNL 和 INL,如图 12-13 所示。图中横坐标表示输入模拟电平,纵坐标表示输出数字码。




图 13 非理想情况下样本数为 20000 时的静态参数

显然,加入各种非理想因素后 DNL 和 INL 大幅增加。而从静态转移曲线上看,随着输入电平的升高,曲线相对于理想情况下的偏移幅度越来越大,曲线的台阶性和模拟-数字量的对应精度也越来越差(曲线越来越粗)。

#### 2.3.6 加入非理性因素后的动态分析

加入非理想因素后,选择正弦信号作为输入,然后分别采用 Hann 窗和

Blackmanharris 窗,并通过 FFT 得到频谱图以进行 DFT 分析,同时采用相同的原理计算 SINAD, ENOB, SFDR, THD 等动态参数,如图 10-13 所示。




图 14 非理想情况下 100MHz 正弦信号量化结果频谱(Hann 窗)

```
命令行窗口

=== Dynamic metrics (all errors on) ===

SINAD: 46.52 dB

ENOB: 7.44 bits

SFDR: 50.32 dB

THD: -47.78 dB
```

图 15 非理想情况下 100MHz 正弦信号输入对应动态参数(Hann 窗)

```
命令行窗口
=== Dynamic metrics (all errors on) ===
    SINAD: 45.70 dB
    ENOB: 7.30 bits
    SFDR: 48.90 dB
    THD: -47.78 dB
```

图 16 非理想情况下 100MHz 正弦信号输入对应动态参数 (Blackmanharris 窗)

从频谱图和动态参数结果可以看出,加入多种非理想因素后,杂散的波动范围明显变大,谐波能量也明显上涨,同时各动态参数都出现了明显的下降。

而对比采用不同窗函数时,虽然采用 Hann 窗仍有比 Blackmanharris 窗更明显的分衩现象,但是可以看见除了总谐波失真外,使用 Hann 窗时得到动态参数均略优于使用 Blackmanharris 窗,根据所得数据,相对于 Blackmanharris 窗具体

均有 2%-4%左右的提升。同时 Blackmanharris 窗函数较为复杂(如图所示),而 Hann 窗在时域和频域上的计算复杂度相对较低。因此在考虑非理性因素下,相 对于 Blackmanharris 窗,采用 Hann 窗是一个不错的选择。

虽然我们没有考虑更多的窗函数,但我们仍可以据此得出总结——在实际应用时应权衡频谱泄露的削弱与基频能量的"污染",根据具体情况选择合适的窗函数。

## 三、Time skew 的检测与校准

## 3.1 Time skew 的考虑与检测校准原理

我们前面考虑了 time jitter 和 time skew 的非理性因素。其中 time jitter 指时钟的跳变沿不能准时发生而是有一个偏差; 而 time skew 指时钟的跳变沿无法做到瞬时的脉冲, 而是一个相对缓变的过程。因此, time jitter 只和时钟源有关, 而 time skew 则和时钟源以及具体电路有关。对应本时钟交织 Pipelined-SAR ADC 设计, 不同通道的比较器会由于非理想性对时钟的感应存在不同的偏差, 因此对于不同通道而言, time skew 是不同的。由于 time skew 的出现会严重损害转换器的频谱性能, 导致采样失真和交织杂散, 从而降低整体信噪比(SNDR)和有效位数(ENOB),因此 time skew 的校准便十分必要了。而在众多校准方法中,基于自相关分析(Autocorrelation-Based Calibration)的方法因其完全数字实现、无额外模拟硬件开销的优势而受到广泛关注。

而关于 time skew 的检测与校准,我们参考了 Gu 等人在 IEEE JSSC 2025 年发表的论文中提出的一种鲁棒、高速且精确的基于自相关的时间偏斜校准方法。 该方法的核心在于: 利用相邻通道之间采样数据的自相关关系, 从数字域中直接提取每个通道的时间偏斜误差, 并通过调整通道的采样时刻(或等效地, 通过数字域插值重建)以实现对偏斜的校正。与传统的基于参考通道的校准方法不同, 该方法在所有通道之间建立了一致的"相对延时"框架, 使得多个通道的偏斜误差可以在一个统一步骤中并行提取, 从而提升了算法的收敛速度与稳定性。

具体而言,设理想通道间采样间隔为 Ts,在存在偏斜Δt 的情况下,通道间的样本点不再正好相隔 Ts。由于信号是带限的,采样点之间的相关性与采样间隔τ成函数关系 R(τ). 因此通过比较相邻通道采样点之间的相关性差异. 即:

$$\Delta \mathbf{R} = E[x_i(k)x_{i+1}(k)] - E[x_{i+1}(k)x_i(k+1)] \approx 2R'(T_s) \cdot \Delta t$$

由此可近似得到偏斜 Δt 的极性和幅值。在实际硬件中,该期望值可通过窗口加权后的有限样本平均估计。

## 3.2 Time skew 校准的 Matlab 实现

基于以上思想, 我们在 Matlab 平台上通过精确控制输入信号与偏斜量, 同时考虑 2.3 中提到的非理想因素, 验证了上述理论模型在理想环境下的有效性与收敛性。

此外,我们在仿真实现中也沿用了论文中提出的关键思想——通过建立输入信号的相位模型,使用频域相位差法估计通道间的采样时延差异。这一方法基于以下物理事实:对于正弦信号,时间偏斜引起的仅是相位的旋转,进而在主频点的离散傅里叶变换(DFT)中呈现为相位差。那么即可通过比较两个通道在主频点上的相位差Δφ估算出其时间偏斜:

$$\Delta t \approx \frac{\Delta \boldsymbol{\varphi}}{2\boldsymbol{\pi}\boldsymbol{f_{in}}}$$

由于相位信息在频域中具有天然的周期性,这种方法尤其适用于正弦激励或

以特定频点为主的带通信号。同时,相较传统互相关方法更为精确,且不易受窗 函数影响。

在估算出时间偏斜后, 我们采用了基于 sinc 插值的数字校正策略以重建被偏斜的通道信号. 即:

$$x_{corr}[n] = \sum x[k] \cdot sinc \frac{nT - (kT + \Delta t)}{T}$$

其中 T 为采样周期。该插值方式等效于在理想低通滤波器下对非理想采样点进行时间域重建,最大程度减少插值引入的频谱误差。

## 3.3 对校准算法进行仿真验证

我们对第二部分设计的四通道时钟交织二级流水线 SAR ADC 的每一级,每一通道加入不同大小的 time skew 误差,采用正弦输入信号,画出模拟输入,校准 time skew 前得到的输出 (加窗后),校准 time skew 后得到的输出 (加窗后), 并分别计算理想状态;加入 time skew 但不校准;加入 time skew 并校准这三种情况下各级流水线的 SINAD (SNDR) 以及整体 SAR ADC 的 SINAD 并进行比较。得到的结果如图所示。

```
--- ADC 性能测试与时间偏斜校正(交织输出) ---
ADC 位数: 12 bits
调整后输入频率 Fin: 100000.000 MHz
采样点数: 12504
采样周期 Ts: 0.00 ns
第一通道引入时间偏斜: 0.0 ps (0.000 采样周期)
第二通道引入时间偏斜: 1.0 ps (0.250 采样周期)
第三通道引入时间偏斜: 2.0 ps (0.500 采样周期)
第四通道引入时间偏斜: 3.0 ps (0.750 采样周期)
--- 理想状态性能评估 (基于交织输出) ---
 第一级SINAD (理想): 39.63 dB
 第二级SINAD (理想):
                  3.31 dB
无time skew时整体SINAD: 30.05 dB
无time skew时整体ENOB: 4.70 bits
--- 校正前性能评估 (基于交织输出) ---
 第一级SINAD (校正前): 14.84 dB
 第二级SINAD (校正前):
校正前整体SINAD: 15.09 dB
校正前整体ENOB: 2.21 bits
```

```
--- 执行时间偏斜校正 ---
  ```第一级: ```
  通道1估计的时间偏斜: 0.00 ps (0.000 采样周期)
  检测到的互相关峰值: 1.0000
  ```第二级: ```
  通道1估计的时间偏斜: 0.00 ps (0.000 采样周期)
  检测到的互相关峰值: 1.0000
   ```第一级: ```
  通道2估计的时间偏斜: 1.00 ps (0.250 采样周期)
  检测到的互相关峰值: 0.9040
   ```第二级: ```
  通道2估计的时间偏斜: 1.00 ps (0.250 采样周期)
  检测到的互相关峰值: 0.8635
   ```第一级: ```
  通道3估计的时间偏斜: 2.00 ps (0.500 采样周期)
  检测到的互相关峰值: 0.9998
   ```第二级: ``
  通道3估计的时间偏斜: 2.00 ps (0.500 采样周期)
  检测到的互相关峰值: 0.9383
   ```第一级: ```
  通道4估计的时间偏斜: 3.00 ps (0.750 采样周期)
  检测到的互相关峰值: 0.9032
   ```第二级: ```
  通道4估计的时间偏斜: 3.00 ps (0.750 采样周期)
  检测到的互相关峰值: 0.6679
 --- 校正后性能评估 ---
  第一级SINAD (校正后):
                    39.46 dB
 --- 校正后性能评估 ---
  第二级SINAD (校正后):
                     2.56 dB
 校正后整体SINAD: 29.96 dB
校正后整体ENOB: 4.68 bits
```

图 17 Matlab 仿真结果

#### 1. Time skew 估计

由上图可见,第一级和第二级的各自四个通道都非常准确的估计出了 time skew 时钟偏斜 (0ps, 1ps, 2ps, 3ps), 可见 time skew 校准正确。

#### 2. 动态参数比较

从结果可以发现,最终检测的 time skew 与设置的 time skew 间相差 xxx, 说明检测结果十分准确;从图像上看,校准后得到的图像与原输入曲线基本重合,符合预期;从动态参数上看,校准前的 SINAD 和 ENOB 相对理想状态均有所下降,这是 time skew 误差引起的,再关注校正后数据,与校正前的数据相比,第一级的 SINAD 显著增大,甚至略微超过了理想状态下的第一级 SINAD (这是噪声引起的误差范围内允许的)。而第二级的 SINAD 在理想状态下即很小,比第一级的

SINAD 小很多, 猜测原因是因为第二级 SAR 受噪声的影响显著大于第一级 SAR, 在确实 SAR 中应当取更合适的噪声值让第二级 SINAD 更大。对比校准前和校准后的第二级 SINAD,校准后该动态参数比校准前明显更大且接近理想值。ENOB同理,其由 SINAD 经过线性计算得到,显然也有校准后整体 ENOB 明显大于校准前的整体 ENOB,从而我们获得了更好的 ADC 性能。

# 四、总结

本文设计并验证了一种高速(>2GS/s)、高精度(≥12-bit)的时钟交织(TI) Pipelined-SAR ADC,通过 MATLAB 建模实现了多通道并行、两级流水线结构, 支持可配置采样率与分辨率,并注入典型误差进行静态和动态分析。针对时钟偏 斜(time skew)问题,采用基于自相关的数字校准方法,有效提升了 ADC 的信 噪比(SNDR)和有效位数(ENOB),仿真结果验证了模型的准确性和校准算法 的鲁棒性。