一、数制与转换

- 数字系统基本概念
- 进位计数制及几种常用数制的转换
- 带符号的二进制数的代码表现形式
- 数字系统中常用的几种编码

```
1、(3C.E) <sub>16</sub>=( ) <sub>10</sub>=( ) <sub>2</sub>
2、(-1011) <sub>2</sub>=( ) <sub>原</sub>=( ) <sub>**</sub>
3、若 x = -0.1101,则[x] <sub>**</sub>=( )
概念: 8421BCD 码 余 3 码 2421 码 Gray 码
```

二、逻辑代数与化简

- 逻辑运算的概念、公理、定理、规则
- 逻辑函数的化简方法(代数法、卡诺图法)

```
1、函数 F = (A+B) \cdot (\bar{C}+D) 的反函数是 ( ),对偶函数是 ( )。
```


2、把 $F(A,B,C,D) = \overline{ABD} + \Sigma m(7,8,13,15) + \Sigma d(3,5,10,11)$ 化成最简 "与一或"式和最简或与式

三、集成门电路与触发器

- 各种逻辑门的功能、外部特性及器件的使用方法
- 触发器的功能、激励方程, 触发器的转换。
- 1、能实现"线与"的逻辑门是()
- 2、三态门在禁止状态下输出()
- 3、由与非门组成的基本 R-S 触发器,不允许()
- 4、欲把 J-K 触发器转换成 D 触发器,则 J= (), K= ()

四、组合逻辑电路分析与设计

- 组合逻辑电路基本概念
- 典型组合逻辑电路的功能
- 组合电路分析和设计的方法。
- 组合逻辑电路中的竞争与险象
- (1) 分析图 1 所示组合逻辑电路
 - ① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能




设计题:

(2) 用与非门设计一个组合逻辑电路,该电路输入位一位十进制数的 2421 码,带那个输入的数位质数时,输出 F为 1,否则 F为 0.

五、时序逻辑电路分析与设计

- 时序逻辑电路的基本概念
- 典型同步时序逻辑电路的分析与设计
- 时序逻辑电路设计中:
- 状态图化简,无关项的处理,无效状态,自启等。
- 1、分析图 2 所示脉冲异步时序逻辑电路(每问 4 分)
 - ① 写出激励函数表达式, 指出电路属于哪种模型?
 - ② 作出状态表和状态图
 - ③ 说明电路功能,作出Q₂、Q₁、Q₀的波形图




(2) 用 T 触发器作为存储元件,设计一个 Mealy 型模 4 可逆同步计数器,输入 X=0 时加 1 计数、X=1 时减 1 计数,当有进位/借位时输出 Z 为 1,否则 Z 为 D 。

要求: ①作出状态图和状态表(4分)

- ②确定激励函数和输出函数(4分)
- ③画出逻辑图(4分)

答案:

① 状态图和状态表如下: (4分)



	y2 ⁿ⁺¹ y1 ⁿ⁺¹ /z	
y2y1	X=0	x=1
0 0	0 1/0	1 1/1
0 1	1 0/0	0 0/0
10	1 1/0	0 1/0
11	0 0/1	1 0/0


② 激励函数和输出函数: (4分)

$$T_2 = \overline{x}y_1 + x\overline{y_1} = x \oplus y_1$$
, $T_1 = 1$, $Z = x\overline{y_2}\overline{y_1} + \overline{x}y_2y_1$


③ 画逻辑图: 略 (4分)

六、中规模集成电路及其应用


- 常用中规模组合逻辑电路及其应用:译码器、编码器等
- 常用中规模时序逻辑电路及其应用: 计数器、移位寄存器等
 - (1)、分析如图所示组合逻辑电路(每问4分)
 - ① 写出输出函数表达式
 - ② 列出真值表
 - ③ 说明电路功能



(2) 用四选一多路选择器设计一个三变量 ABC 偶校验位产生电路 (用 AB 作地址选择端)



0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0		
0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 1 0 1 0 1	0 0 0	0
$egin{array}{cccc} 0 & 1 & 1 & & 0 \\ 1 & 0 & 0 & & 1 \\ 1 & 0 & 1 & & 0 \\ \end{array}$	0 0 1	1
1 0 0 1 0 1 0	010	1
101 0	0 1 1	0
-	100	1
110 0	1 0 1	0
	110	0
111 1	111	1



$$F=\sum m(1,2,4,7)$$

选用 AB 作地址选择端: $D_0=D_3=C$ $D_1=D_2=\overline{C}$

七、可编程逻辑器件与 EDA

- 可编程器件类型:与阵列、或阵列、查表
- Verilog 语法
 - (1) 选择题
- 2.1 下列描述中采用时钟正沿触发且 reset 异步下降沿复位的代码描述是()
- A, always @(posedge clk, negedge reset) if(reset)
- B always@(posedge clk, reset)
 if (!reset)
- C、 always @(posedge clk, negedge reset) if(!reset)
- $\label{eq:D_norm} \begin{array}{ll} D_n & always \ @(negedge \ clk, \ posedge \ reset) \\ & if \ (reset) \end{array}$

```
2. 2 下列代码描述中,不能产生时序逻辑的()
A \ always (*)
      begin
        if (a&b) rega=c;
        else rega=0;
      end
B, always (*)
      begin
        if (a&b) rega=c;
          y=rega;
      end
C, always @(a)
     begin
      case(a)
        2'b00: out=4'b0001;
        2'b01: out=4'b0010;
        2'b10: out=4'b0100;
      endcase
     end
```

(2) 程序代码补全

下列是实现 8 位加法器的程序代码,请补全空出部分的语句 module

答案: ①output[7:0]

- ②**A**,**B**
- ③[8:0]
- **4**A + B +CIN
- ⑤DATA[8]
- @DATA[7:0]