

《计算机组织与结构》课程设计题目及要求

计算机组织与结构课程组

2023. 6

目录

一、 八位计算机的主存储器设计	1
二、 四位全加器/减法器的设计	3
三、 一位十进制减法器的设计	4
四、 四位 ALU 的设计	5
五、 八位模型机 CPU 控制器设计	6
六、 算术逻辑运算实验单元设计	7
七、 移位运算实验单元设计	11
八、 存储器实验单元设计	13
九、 总线控制实验单元设计	16

一、八位计算机的主存储器设计

1. 设计描述

设计一个八位计算机的主存储器，地址线和数据线均为 8 位。该主存由两个独立的存储器构成：

- (1) 数据存储器 DMemory，存储地址范围为 0~127；
- (2) 指令存储器 IMemory，存储地址范围为 128~255；
- (3) 控制台可以手工方式向数据总线 D-BUS 输送 8 位数据；
- (4) 基于 Logisim 或 Proteus。

2. 设计要求

- (1) 两个存储器均采用 2114 静态存储器芯片构成；
- (2) DMemory 为可读写存储器，数据端口连接数据总线 D-BUS。地址总线由地址寄存器 AR 给出；
- (3) IMemory 也为可读写存储器，写入时，数据总线连接 D-BUS；读出时，数据总线连接指令总线 I-BUS。地址总线由程序计数器 PC 给出；
- (4) 能够正确设计 DMemory、IMemory 读出和写入的控制信号,并能进行数据的写入和读出；
- (5) 能将地址信号和数据线通过 LED 显示；
- (6) 基本结构如图 1-1 所示。




图 1-1 系统基本结构

- (7) SRAM 芯片 2114（1K×4）芯片引脚功能说明。

表 1-1 2114 芯片引脚功能说明

引脚	名称	功能说明
A0~A9	地址线	接相应地址总线，用来对某存储单元寻址
I/O1~I/O4	双向数据线	用于数据的写入和读出
CS	片选线	低电平时，选中该芯片
WE	写允许线	CS=0, WE=0 时写入数据
VCC	电源线	+5V

二、四位全加器/减法器的设计

1. 设计描述

- (1) 能够计算低位进位的二进制加法电路为全加器，图 2-1 为一位全加器加法原理。参考一位全加器的设计思路，设计一个四位全加器，能够实现补码加法和减法运算。
- (2) 基于 Logisim 或 Proteus。

全加器真值表					
输入			输出		
A_i	B_i	C_i	S_i	C_{i+1}	
0	0	0	0	0	
0	0	1	1	0	
0	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	
1	0	1	0	1	
1	1	0	0	1	
1	1	1	1	1	

全加器的表达式为：

$$S_i = A_i \oplus B_i \oplus C_i$$

$$C_{i+1} = A_i B_i + B_i C_i + A_i C_i$$

或

$$C_i = A_i B_i + C_{i-1} (A_i + B_i)$$

或

$$C_i = A_i B_i + C_{i-1} (A_i \oplus B_i)$$

图 2-1 一位全加器加法原理图

2. 设计要求

- (1) 采用基本的组合逻辑电路完成设计任务，不能使用集成的加法器/减法器；
- (2) 加法器和减法器设计按表 2-1 进行功能设计；
- (3) 根据功能表列出逻辑表达式并设计完成相应功能，输入和运算结果通过 LED 进行显示；
- (4) 设计完成后请对设计方案进行功能验证。

表 2-1 四位加法器功能表

输入			输出	
A (输入 1)	B (输入 2)	C (进位输入)	S (和)	C_{i+1} (进位输出)
0000	0000	0	0000	0
0000	0000	1	0001	0

三、一位十进制减法器的设计

1. 设计描述

(1) 设计一个 1 位十进制减法器，利用拨码开关输入十进制数据，完成 2 个 1 位十进制减法器的功能，利用两个数码管以十进制形式显示两个十进制数相减的正确结果，第一个数码显示符号（正或负），第二个数码管显示结果。

(2) 基于 Logisim 或 Proteus。

2. 设计要求

(1) 要求输入被减数 A 和减数 B 数据范围 0-9；

(2) 基本结构可参考图 3-1 所示




图 3-1 十进制减法器结构图

(3) 使用 10 个拨码开关表示输入 0-9，数据输入后要显示成（0-9）；

(4) 进行结果验证，分别将 $A > B$, $A < B$, $A = B$ 等几种情况进行验证。

四、四位 ALU 的设计

1. 设计描述

- (1) 参照 74LS181 的逻辑电路图，设计一个四位的 ALU，能够完成加、减、取反、取补、逻辑乘、逻辑加、传送、加 1 等 8 种运算功能。
- (2) 基于 Logisim 或 Proteus。

2. 设计要求

- (1) 采用基本的组合逻辑电路完成设计任务，不能使用集成的运算器；
- (2) 运算器的功能表

表 4-1 四位 ALU 算术/逻辑运算功能表

功能方式选择输入				运算功能
S3	S2	S1	S0	
0	0	0	0	A 加 B
0	0	0	1	A 减 B
0	0	1	0	A 的反
0	0	1	1	B 的反
0	1	0	0	A 的补
0	1	0	1	B 的补
0	1	1	0	AB
0	1	1	1	A+B
1	0	0	0	A
1	0	0	1	B
1	0	1	0	A 加 1
1	0	1	1	B 加 1

- (3) 根据功能表列出逻辑表达式并设计完成相应功能；
- (4) 设计完成后请对设计方案进行功能验证。

五、八位模型机 CPU 控制器设计

1. 设计描述

- (1) 运用和实践理论课程中各章的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，特别是对硬连线控制器的认识，建立清晰的整机概念。对计算机的基本组成、部件的设计、部件间的连接、微程序控制器的设计、微指令和微程序的编制与调试等过程有更深入的了解，加深对理论课程的理解。在掌握部件单元电路实验的基础上，进一步将其组成系统地构造 CPU 控制器，并且绘制出模型机的数据通路的逻辑框图。根据数据通路的逻辑框图，使用 Proteus 绘制出完整的主机模型,包括芯片型号和具体电路。

- (2) 基于 Logisim 或 Proteus。

2. 设计要求

- (1) 通过调研、分析，使用 PROTEUS 软件设计具有简单典型指令的 8 位模型机，至少包括 MOV、ADD、LAD、STO、JMP、JZ、STOP 等几条指令中的2条指令。

具体指令使用说明如下：

指令	MOV	ADD	LAD	STO	JMP	JZ
举例	MOV R0,R1	ADD R0,R1	LAD R0, (R1)	STO R0, (R1)	JMP R0	JZ R0

- (2) 使用 PROTEUS 软件完成系统仿真电路设计与测试工作。

六、算术逻辑运算实验单元设计

1. 设计描述

- (3) 简单运算器的组成以及数据传送通路。
- (4) 运算功能发生器（74LS181）的组合功能。
- (5) 运用算术逻辑运算器进行算术运算和逻辑运算。
- (6) 基于 Logisim 或 Proteus。

2. 设计原理

实验中所用的运算器数据通路如图 6-1 所示。其中运算器由两片 74LS181 以并/串形式构成 8 位字长的 ALU。运算器的两个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入连至数据总线，数据输入开关用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。运算器的输出经过一个三态门（74LS245）和数据总线相连。数据显示灯已和数据总线相连，用来显示数据总线内容。




图 6-1 运算器数据通路图

图 6-2 中已将实验需要连接的控制信号用箭头标明（其他实验相同，不再说明）。其中除 T4 为脉冲信号，其它均为电平控制信号。实验电路中的控制时序信号均已内部连至相应时序信号引出端，进行实验时，还需将 S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU_G、

SW_G 各电平控制信号与开关单元中的二进制数据开关进行跳线连接,其中 ALU_G、SW_G 为低电平有效, LDDR1、LDDR2 为高电平有效。按动微动开关 START, 即可获得实验所需的单脉冲。

3. 参考实验步骤

(1) 按图 6-2 连接实验线路, 仔细检查无误后, 接通电源。(图中箭头表示需要接线的地方, 接总线和控制信号时要注意高低位一一对应, 可用彩排线的颜色来进行区分)





图 6-2 算术逻辑运算实验接线图

(2) 用输入单元的二进制数据开关向寄存器 DR1 和 DR2 置数, 数据开关的内容可以用与开关对应的指示灯来观察, 灯亮表示开关量为“1”, 灯灭表示开关量为“0”。以向 DR1 中置入 11000001 (C1H) 和向 DR2 中置入 01000011 (43H) 为例, 具体操作步骤如下:

首先使各个控制电平的初始状态为: CLR=1, LDDR1=0, LDDR2=0, ALU_G=1, SW_G=1, S3 S2 S1 S0 M CN=111111, 并将控制台单元的开关 SP03 打在“STEP”, SP05 打在“NORM”状态, 然后按下图所示步骤进行。



上面方括号中的控制电平变化要按照从上到下的顺序来进行, 其中 T4 的正脉冲是通过按动

一次控制台单元的触动开关 START 来产生的。

置数完成以后，检验 DR1 和 DR2 中存的数是否正确，具体操作为：关闭数据输入三态门（SW_G=1），打开 ALU 输出三态门（ALU_G=0），使 ALU 单元的输出结果进入总线。当设置 S3、S2、S1、S0、M、CN 的状态为 111111 时，数据单元的指示灯显示 DR1 中的数；而设置成 101011 时，数据单元的指示灯显示 DR2 中的数，然后将指示灯的显示值与输入的数据进行对比。

(3) 验证 74LS181 的算术运算和逻辑运算功能（采用正逻辑）

74LS181 的功能见表 1-1，可以通过改变 S3 S2 S1 S0 M CN 的组合来实现不同的功能，表中“A”和“B”分别表示参与运算的两个数，“+”表示逻辑或，“加”表示算术求和。

表 6-1 74LS181 功能表

S3	S2	S1	S0	M=0（算术运算）		M=1 （逻辑运算）
				CN=1 无进位	CN=0 有进位	
0	0	0	0	$F=A$	F=A 加 1	$F=\overline{A}$
0	0	0	1	$F=A+B$	F=（A+B）加 1	$F=\overline{A+B}$
0	0	1	0	$F=A+\overline{B}$	F=（A+ $\overline{B}$ ）加 1	$F=\overline{AB}$
0	0	1	1	F=0 减 1	F=0	F=0
0	1	0	0	$F=A$ 加 $A\overline{B}$	F=A 加 $A\overline{B}$ 加 1	$F=\overline{AB}$
0	1	0	1	F=（A+B）加 $A\overline{B}$	F=（A+B）加 $A\overline{B}$ 加 1	$F=\overline{B}$
0	1	1	0	F=A 减 B 减 1	F=A 减 B	$F=A\oplus B$
0	1	1	1	F= $A\overline{B}$ 减 1	F= $A\overline{B}$	$F=\overline{AB}$
1	0	0	0	F=A 加 AB	F=A 加 AB 加 1	$F=\overline{A+B}$
1	0	0	1	F=A 加 B	F=A 加 B 加 1	$F=\overline{A\oplus B}$
1	0	1	0	F=（A+ $\overline{B}$ ）加 AB	F=（A+ $\overline{B}$ ）加 AB 加 1	F=B
1	0	1	1	F=AB 减 1	F=AB	F=AB
1	1	0	0	F=A 加 A	F=A 加 A 加 1	F=1
1	1	0	1	F=（A+B）加 A	F=（A+B）加 A 加 1	$F=A+\overline{B}$
1	1	1	0	F=（A+ $\overline{B}$ ）加 A	F=（A+ $\overline{B}$ ）加 A 加 1	$F=A+B$
1	1	1	1	F=A 减 1	F=A	F=A

通过前面的操作，我们已经向寄存器 DR1 写入 C2H，DR2 写入 44H，即 A=C2H，B=44H。然后改变运算器的控制电平 S3 S2 S1 S0 M CN 的组合，观察运算器的输出，填入表 1-2 中，并和理论值进行比较、验证 74LS181 的功能。

表 6-2 运算器功能实验表

DR1	DR2	S3	S2	S1	S0	M=0（算术运算）		M=1 （逻辑运算）
						CN=1 无进位	CN=0 有进位	
C2	44	0	0	0	0	F=11000010	F=11000011	F=00111101
C2	44	0	0	0	1	F=11000110	F=11000111	F=00111001

C2	44	0	0	1	0	F=11111011	F=11111100	F=00000100
C2	44	0	0	1	1	F=11111111	F=00000000	F=00000000
C2	44	0	1	0	0	F=01000100	F=01000101	F=10111111
C2	44	0	1	0	1	F=01001000	F=01001001	F=10111011
C2	44	0	1	1	0	F=01111101	F=01111110	F=10000110
C2	44	0	1	1	1	F=10000001	F=10000010	F=10000010
C2	44	1	0	0	0	F=00000010	F=00000011	F=01111101
C2	44	1	0	0	1	F=00000110	F=00000111	F=01111001
C2	44	1	0	1	0	F=00111011	F=00111100	F=01000100
C2	44	1	0	1	1	F=00111111	F=01000000	F=01000000
C2	44	1	1	0	0	F=10000100	F=10000101	F=11111111
C2	44	1	1	0	1	F=10001000	F=10001001	F=11111011
C2	44	1	1	1	0	F=10111101	F=10111110	F=11000110
C2	44	1	1	1	1	F=11000001	F=11000010	F=11000010

注：连线时应注意  表示两个引脚是导通的，指同一个信号； 表示两个引脚没有导通，指两个不同的信号(以后均不再说明)。

七、移位运算实验单元设计

1. 设计描述

- (1) 移位控制的功能。
- (2) 基于 Logisim 或 Proteus。

2. 设计原理

移位运算实验中使用了一片 74LS299 作为移位发生器，其八位输入/输出端以排针方式和总线单元连接。299_G 信号控制其使能端，T4 时序为其时钟脉冲，由 S1 S0 M 控制信号控制其功能状态，列表如下：

表 7-1 74LS299 功能表

299_G	S1	S0	M	功能
0	0	0	任意	保持
0	1	0	0	循环右移
0	1	0	1	带进位循环右移
0	0	1	0	循环左移
0	0	1	1	带进位循环左移
任意	1	1	任意	装数




图 7-1 移位运算电路原理图

3. 参考实验步骤

- (1) 按图 7-2 连接实验线路, 仔细检查无误后接通电源。(图中箭头表示需要接线的地方, 接总线和控制信号时要注意高低位一一对应, 可用彩排线的颜色来进行区分)





图 7-2 移位运算实验接线图

(2) 用输入单位的二进制数据开关把数据写入 74LS299:

首先使各个控制电平的初始状态为: 299_G=1, SW_G=1, S1 S0 M =111, CLR= 1→0→1, 并将控制台单元的开关 SP05 打在 “NORM” 状态, SP06 打在 “RUN” 状态, SP03 打在 “STEP” 状态, SP04 打在 “RUN” 状态, 按下面的流程图进行实验。



其中 T4 的正脉冲是通过按动一次控制台单元的触动开关 START 来产生的。

(3) 参照前面的表格 7-1, 改变 S0 S1 M 299_G 的状态, 按动触动开关 START, 观察移位结果。

八、存储器实验单元设计

1. 设计描述

- (1) 静态随机存储器 RAM 的数据读写方法。
- (2) 运用静态随机存储器 RAM 进行单步读、写和连续写数据。
- (3) 基于 Logisim 或 Proteus

2. 设计原理

实验所用的半导体静态存储器电路原理如图 8-1 所示,实验中的静态存储器由一片 6116 (2KX8) 构成,其数据线接至数据总线,地址由地址锁存器 (74LS273) 给出。地址灯 LI01—LI08 与地址总线相连,显示地址内容。输入单元的数据开关经一三态门 (74LS245) 连至数据总线,分时给出地址和数据。




图 8-1 存储器实验原理图

地址总线为 8 位,接入 6116 的地址 A7—A0,将 6116 的高三位 A8—A10 接地,所以其实际容量为 256 字节。6116 有三个控制线:CE (片选线)、OE (读线)、WE (写线)。本实验中将 OE 常接地,在此情况,当 CE=0、WE=0 时进行写操作,CE=0、WE=1 时进行读操作,其写时间与 T3 脉冲宽度一致。

实验时,将 T3 脉冲接至实验板上时序电路模块的 TS3 相应插针中,其它电平控制信号

由开关单位的二进制开关给出，其中 SW_G 为低电平有效，LDAR 为高电平有效。

3. 参考实验步骤

(1) 形成时钟脉冲信号 T3，具体接线方法和操作步骤如下：

- 1) 将信号源单元中的 CLOCK 和 CK，TS3 和 T3 用排线相连。
- 2) 将信号源单元中的两个二进制开关 “SP03” 设置为 “RUN” 状态、“SP04” 设置为 “RUN” 状态（当 “SP03” 开关设置为 “RUN” 状态、“SP04” 开关设置为 “RUN” 状态时，每按动一次触动开关 START，则 T3 的输出为连续的方波信号。当 “SP03” 开关设置为 “STEP” 状态、“SP04” 开关设置为 “RUN” 状态时，每按动一次触动开关 START，则 T3 输出一个单脉冲，其脉冲宽度与连续方式相同。）

(2) 按图 8-2 连接实验线路，仔细检查无误后接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）





图 8-2 存储器实验接线图


(3) 给存储器的 00、01、02、03、04 地址单元中分别写入数据 11、22、33、44、55，具体操作步骤如下：（以向 00 号单元写入 11 为例）首先使各个控制电平

的初始状态为：SW_G=1，CE=1，WE=1，LDAR=0，PC_G=1，CLR= 1→0→1，并将控制台单元的开关 SP05 打在“NORM”状态，然后按下图所示步骤进行。

图中方括号中的控制电平变化要按照从上到下的顺序来进行，其中 T3 的正脉冲是通过按动一次控制台单元的触动开关 START 来产生的，而 WE 的负脉冲则是通过让开关单元的 WE 开关做 1→0→1 变化来产生的。



(4) 依次读出第 00、01、02、03、04 号单元中的内容，在数据总线单元的指示灯上进行显示，观察上述各单元中的内容是否与前面写入的一致。具体操作步骤如下：（以从 00 号单元读出 11 数据为例）



其中 AR 的值在地址总线单元的指示灯上显示，RAM 相应单元的值在数据总线单元的指示灯上显示。

九、总线控制实验单元设计

1. 设计描述

- (1) 总线传输控制特性。
- (2) 改变输入寄存器的地址值，在输出单元的数码管上会显示出该地址下的存储器 RAM 的值。
- (3) 基于 Logisim 或 Proteus

2. 设计原理

总线是多个系统部件之间进行数据传送的公共通路，是构成计算机系统的骨架。借助总线连接，计算机在系统各部件之间实现传送地址、数据和控制信息的操作。因此，所谓总线就是指能为多个功能部件服务的一组公用信息线。

总线传输实验框图如图 9-1 所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制，按照传输要求恰当有序的控制它们，就可实现总线信息传输。




图 9-1 总线示意图

3. 参考实验步骤

- (1) 根据挂在总线上的几个基本部件，设计一个简单的流程：
 - 1) 输入设备将一个数写入地址寄存器。
 - 2) 输入设备将另一个数写入到存储器的当前地址单元中。
 - 3) 将存储器当前地址单元中的数用 LED 数码管显示。
- (2) 按照图 1-12 实验接线图进行连线，仔细检查无误后，接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区

分)




图 1-12 总线控制实验接线图

(3) 具体操作步骤图示如下：

首先使各个控制电平的初始状态为：SW_G=1，CE=1，WE=1，LDAR=0，299_G (LED_G)=1，PC_G (WE)=1，CLR= 1→0→1，并将控制台单元的开关 SP05 打在“NORM”状态，然后按下图所示步骤进行。图中方括号中的控制电平变化要按照从上到下的顺序来进行，其中 LDAR 的正脉冲是通过让开关单元的 LDAR 开关做 0→1→0 变化来产生的，而 WE 和 PC_G (WE) 的负脉冲则是通过让开关单元的 WE 和 PC_G 开关做 1→0→1 变化来产生的。

完成上述操作后，在输出单元的数码管上观察结果。

