

信息科学与技术学院

计算机组织与结构课程设计

课题名称：存储器实验单元设计

学生姓名：卢瑶 20211018341

学 院：信息科学与技术学院

专业年级：计科 2021 级 5 班

指导教师：王玉星

完成日期：2023 年 6 月 23 日

目录

摘要	1
第一章 设计任务及元器件	2
1.1 设计描述	2
1.2 设计任务	2
1.3 电路元器件	2
1.3.1 6116	2
1.3.2 74LS273	3
1.3.3 74LS245	4
1.3.4 其他元件	5
第二章 设计方案与思路	7
第三章 系统结构图	8
第四章 系统调试及总结	9
4.1 设计调试	9
4.1.1 向 0000 0001 中存入 0010 0010	9
4.1.2 向 0000 0000 中存入 0001 0001	13
4.1.3 向 0000 0010 中存入 0011 0011	16
4.1.4 向 0000 0011 中存入 0100 0100	17
4.1.5 向 0000 0100 中存入 0101 0101	19
4.2 改进设想	21
第五章 经验和体会	22
参考文献	23

摘要

计算机组织与结构课程设计是计算机专业的一门重要的专业基础课, 内容包括计算机部件和整机的组成与工作原理, 学会存储器的读写操作有助于更加深刻的理解计算机中的存储器部分的工作原理。

存储器顾名思义就是用来存储的器件, 在 proteus 中我们用 **6116** 来作为我们的仿真 **RAM 存储器**。就像生活中我们要放置一个物品, 那么我们就要有对应的箱子进行放置, 那么我们就需要知道箱子的位置, 进而才可以去到箱子中的物品, 计算机的存储也是如此, 我们需要先确定箱子的位置, 也即确定存储单元的地址, 接着进行放置、取出物品的操作, 也即 6116 的读写操作。对于地址的确定, 我们用 **74LS273** 作为我们的地址锁存器, 作为存储器地址的选择。同时要相应地进行数据写入, 利用三态门 **74LS245** 控制数据的输入输出。最终对整个系统的读写操作相应的开关控制即可完成**存储器读写实验**。

关键词: 6116RAM 存储器 74LS273 74LS245 存储器读写

第一章 设计任务及元器件

1.1 设计描述

- (1) 静态随机存储器 RAM 的数据读写方法
- (2) 运用静态随机存储器 RAM 进行单步读、写和连续写数据。
- (3) 基于 Logisim 或 Proteus

1.2 设计任务

给存储器的 00、01、02、03、04 地址单元中分别写入数据 11、22、33、44、55

1.3 电路元器件

1.3.1 6116

HM6116 是一种 2K*8 位的高速静态 CMOS 随机存取存储器, 其基本特征是:

(1) 高速度-----存取时间为 100ns/120ns/150ns/200ns(分别以 6116-10、6116-12、6116-15、6116-20 为标志)。

(2) 低功耗——运行时为 150mW, 空载时为 100mW。

(3) 与 TTL 兼容。

(4) 管脚收出与标准的 2K*8b 的芯片(例如, 2716 芯片兼容)。

(5) 完全静态——无须时钟脉冲与定时选通脉冲。

(6) HM6116 有 11 条地址线(A0~A10)、8 条数据线(I/O0~I/O7)、1 条电源线、1 条接地线 GND 和 3 条控制线——片选信号 CE、写允许信号 WE 和输出允许信号 OE(3 条控制线低电平有效)。这 3 个控制信号的组合控制 HM6116 芯片的工作方式, 如下表:

CE	OE	WE	方式	I/O 引脚
H	X	X	待用(未选中)	高阻
L	L	H	读出	Dout

L	X	L	写入	Din
---	---	---	----	-----

表 1-1 6116 功能图




图 1-1 6116 引脚图

1. 3. 2 74LS273

74ls273 是带有清除端的 8D 触发器，只有在清除端保持高电平时，才具有锁存功能，锁存控制端为 11 脚 CLK，采用上升沿锁存。CPU 的 ALE 信号必须经过反相器反相之后才能与 74LS273 的控制端 CLK 端相连。

74LS273 是 8 位数据/地址锁存器，他是一种带清除功能的 8D 触发器

1) 1 脚是复位 CLR, 低电平有效, 当 1 脚是低电平时, 输出脚 2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出 0, 即全部复位;

(2) 当 1 脚为高电平时, 11(CLK)脚是锁存控制端, 并且是上升沿触发锁存, 当 11 脚有一个上升沿, 立即锁存输入脚 3、4、7、8、13、14、17、18 的电平状态, 并且立即呈现在输出脚 2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上。

第一脚 WR：主清除端，低电平触发，即当为低电平时，芯片被清除，输出全为 0（低电平）；

CP（CLK）：触发端，上升沿触发，即当 CP 从低到高电平时，D0~D7 的数据通过芯片，为 0 时将数据锁存，D0~D7 的数据不变




图 1-2 74LS273 引脚图

1. 3. 3 74LS245

74LS245 是用来驱动 LED 或者其他的设备，它是 8 路同相三态双向总线收发器，可双向传输数据。74LS245 还具有双向三态功能，既可以输出，也可以输入数据。

当 DIR=“0”时，信号由 B 向 A 传输；（接收）

DIR=“1”，信号由 A 向 B 传输；（发送）当 CE 为高电平时，A、B 均为高阻态。

由于 P2 口始终输出地址的高 8 位，接口时 74LS245 的三态控制端 1G 和 2G 接地，P2 口与驱动器输入线对应相连。P0 口与 74LS245 输入端相连，E 端接地，保证数据线畅通。8051 的/RD 和/PSEN 相与后接 DIR，使得 RD 和 PSEN 有时，74LS245 输入(P0.1←D1)，其它时间处于输出（P0.1→D1）。74LS245 的 19 脚称为使能控制端，当该脚处于低电平时，74LS245 才传输数据，所以 19 脚与地线相接。

引脚端符号：

VCC 电源输入引脚。8086 CPU 采用单一+5V 电源供电。

GND：接地引脚。

A：A 总线端

B：B 总线端

DIR: 方向控制端 ^[4]




图 1-3 74LS245 引脚图

1.3.4 其他元件

1) GROUND



图 1-4 地

2) POWER



图 1-5 电源

3) RESISTORS




图 1-6 电阻

4) LOGICSTATE




图 1-7 逻辑开关

5) BUTTON




图 1-8 按钮

6) LED-PINK




图 1-9 粉色 LED 灯

7) BUS




图 1-10 BUS 总线

第二章 设计方案与思路

数据开关 (SW7~ SW0) 用于设置读写地址和欲写入存储器的数据, 经三态门 74LS245 与总线相连, 通过总线把地址发送至 AR , 或把欲写入的数据发送至存储器芯片。静态存储器由一片 6116 (2Kx8) 构成, 但地址输入引脚 A8 ~ A10 接地, 因此实际存储容量为 256 字节, 其余地址引脚 A0 ~ A7 与 AR 相连, 读和写的地址均由 AR 给出。6116 的数据引脚为输入、输出双向引脚, 与总线相连, 既可从总线输入欲写的数
据, 也可以通过总线输出数据到数据灯显示。共使用了两组显示灯, 一组显示了从存储器读出的数据, 另一组显示存储单元的地址。

6116 有三根控制线, CE 为片选线, OE 为读线, WE 为写线, 三者的有效电平均为低电平。当片选信号有效时, OE=0 时进行读操作, WE=0 进行写操作。本实验将 OE 接地, 在此情况下, 当 CE=0、WE=1 时进行读操作; 当 $\overline{CE}=0$ 、WE=0 时进行写操作。由于 6116 的 WE 信号是由 WE 控制信号与 P1 进行与非运算得来的, 因此, WE=1 时为写操作, 其写时间与 P1 脉冲宽度一致。

读数据时, 在数据开关上设置好要读的存储单元地址, 并打开三态门 74LS245 , LDAR 置 1, 发出一个 P2 脉冲, 将地址送入 6116 , 设置 6116 为读操作, 即可读出数据并在数据灯上显示。

写数据时, 先在数据开关上设置好要写的存储单元地址, 并打开三态门 74LS245 , LDAR 置 1, 发出一个 P2 脉冲, 将地址送入 6116 , 然后在数据开关上设置好要写的数据, 确保三态门打开, 设置 6116 为写操作, 发出一个 P1 脉冲, 即可将数据写入。

第三章 系统结构图




图 3-1 整体系统结构图

第四章 系统调试及总结

4.1 设计调试

由于存储数据的步骤都是相同的，只在 4.1.1 中给出详细步骤，其余存取数据只给出结果图。

4.1.1 向 0000 0001 中存入 0010 0010

首先进行进行电路预设置：

1. 将 74LS273 的 MR 置 1, AR 不清零；
2. CE=1, RAM6116 未片选；
3. SW-BUS=1, 三态门关闭。

存入数据：

- 1) 将 SW7~SW0 置为 00000001 , SW-BUS =0, 打开三态门，将地址送入 BUS ;
LDAR =1 , 发出 P2 单脉冲信号，在 P2 的上升沿将 BUS 上的地址存入 AR，可通过观察 AR 所连接的地址灯来查看地址， SW-BUS=1 关闭三态门.




图 4-1




图 4-2

- 2) CE = 0, WE = 1, 6116 写操作准备(注意:此时 WE = 1, 因而会读出此地址原有数据);
- 3) 将 SW7~SW0 置为 00010001, SW-BUS = 0, 打开三态门, 将数据送入 BUS;
- 4) 发出 P1 单脉冲信号, 在 P1 的上升沿将 BUS 上的数据 00010001 写入 RAM 的 01 地址;




图 4-3

5) CE=1, 6116 暂停工作, SW-BUS =1 关闭三态门, 结束存储器的写操作。

读取数据:




图 4-4

4.1.2 向 0000 0000 中存入 0001 0001

存入数据:




图 4-5

读取数据:




图 4-6

4.1.3 向 0000 0010 中存入 0011 0011

存入数据:




图 4-7

读取数据:




图 4-8

读取数据：




图 4-10

4.1.5 向 0000 0100 中存入 0101 0101

存入数据：




图 4-11

读取数据：




图 4-12

4.2 改进设想

- 1) 本实验中没有利用到 7 段数码管，可以将 LED 显示灯替换成数码管，进而更清晰的现实数字。
- 2) 部分连线可以用总线代替，使得整个系统更加的简洁。

第五章 经验和体会

在本次计算机组织与结构课程设计中,因为运用到了数电方面的知识来设计不同的运算功能,所以重新复习了一遍有关数电的基础知识。本次设计,既加深了我对数电知识的了解和课堂抽象概念的理解,又巩固了课堂上所学到的理论知识,还能更好地理解与掌握存储器相关的概念与原理。这不仅检验了我所学习的知识,也培养了我设计方面的能力,提高了相关方面的经验,为以后的实验打下了良好基础,同时因为需要学习 proteus 的基础操作,也算是为下学期的单片机实验打下了一点基础。

此次设计中,学习软件、复习数电、不断的查找相关资料、调试设计的功能等,都让我学到了很多,既培养了我设计工作的能力,也提高了我独立思考的能力。同时,我也发现了我在数电和计组的理论知识上还存有许多漏洞,很多知识因不常使用而遗忘,掌握的并不牢固,本次存储器的设计和相应的操作也因此存有不完美之处,希望老师给予批评指正。我也会继续增强自己的专业知识和学习能力,为将来的研究生学习打下坚实基础。

参考文献

- [1] 白中英. 计算机组成原理. 科学出版社, 2019. 8
- [2] 袁春风, 计算机组织与结构, 清华大学出版社, 2010
- [3] 王诚, 计算机组成与结构, 清华大学出版社, 1999 清华大学出版社, 1999
- [4] 王爱英, 计算机组成与结构, 清华大学出版社, 1999
- [5] 斯托林, 计算机组成与结构, 高等教育出版社, 2009
- [6] 尼克罗斯·法拉菲, 数字逻辑设计与计算机组成, 戴志涛、张通、黄梦凡等译.
北京: 机械工业出版社, 2017