Preparation Lab2

Advanced CPU architecture and hardware accelerators lab

Prepared by: Yarin Oziel, Itay Kandil


הקדמה

במעבדה זו נלמד לכתוב קוד סיריאלי מסונכרן במידול התנהגותי בשפת תיאור חומרה VHDL. נממש גלאי המזהה תתי סדרות התואם את טבלת התנאים הבאה:

Detection Code	Condition
0	x[j-1] - x[j-2] = 1
1	x[j-1] - x[j-2] = 2
2	x[j-1] - x[j-2] = 3
3	x[j-1]-x[j-2]=4

פעולת המערכת מתוארת בדיאגרמת הבלוקים הבאה:

System Top Entity



כניסות ומוצאים של המערכת:

- X אות כניסה
- DetectionCode אות •
- אפס את כניסות המערכת בפעולה א-סינכרונית כאשר 1 מאפס את כניסות המערכת בפעולה א-סינכרונית כאשר 1 ∙
 - 1 מאפשר שימוש במודול כאשר :ena קו בקרה
 - detector אות מוצא המערכת •

MODEL-SIM בעמודים הבאים נראה פירוט של מודול top ביחד עם סימולציות ב **Top**

מודול זה מתפקד בתור מעטפת וגישור עבור המודולים ונותנת ממשק לכניסות ומוצאי המערכת. המערכת מוגדרת בתור מערכת סינכרונית אשר מריצה תהליכים בעליית השעון. כאשר enable מוגדר גבוה ו reset מוגדר נמוך המערכת תפעל לפי השלבים הבאים:

- $\mathbf{j}\text{-}\mathbf{i}$ כאשר לניסת מוד ההפרש בין שני ערכי עבר של כניסת X, ז"א (גייסת i מגדיר את מחזורי שעון לפני \mathbf{i}
 - וגם DetectionCode=i :וגם הטבלה לעיל: מתקיימים מתקיימים מתקיימים מוגדר מוגדר מוגדר מוגדר מוגדר מתקיימים לפי הטבלה ליינו ווּ=0,1,2,3 כאשר ליינו מוגדר מוגדר מתקיימים לפי הטבלה מתקיימים מתקיימים לפי מוגדר מתקיימים לפי הטבלה לעיל: יינו מוגדר כששני מתקיימים לפי הטבלה לעיל: יינו מוגדר כששני מתקיימים לפי מתקי
 - .0 אחרת ,detector=1 אחרת מתקבל במוצא מתקבל מוצלחים זיהויים m זיהויים מוצלחים אחרת (זיהויים מוצלחים מראש (7) וניתן לשינוי (7) וניתן מראש (7) וניתן לשינוי


סימולציה

נבדוק את תקינות המודול לפי כמה מקרי קצה, הכנסנו בדיקה בכל מקרה כך שבמידה ולא תהיה תואמת לפונקציה הבולאנית המתארת את המעגל נקבל שגיאה בסימולציה.


בדקנו את כל הפונקציונליות במערכת ז"א: זיהוי נכון ותקין של תתי הסדרות אשר הגדרנו כדי למדוד כמה מקרי קצה.

כאן מוצגים דיאגרמות הזמן של 3 הבדיקות הנתונות במעבדה:

tb_1:



tb 2:



tb 3:

