
# **Preparation Lab1**

# Advanced CPU architecture and hardware accelerators lab

## Prepared by: Yarin Oziel-319149878, Itay Kandil-208575803

## הקדמה

במעבדה זו נלמד לכתוב קוד מקבילי בשפת תיאור חומרה VHDL. נממש ALU בעל כמה מצבים ע"פ הארכיטקטורה הבאה:



## כניסות ומוצאים של המערכת:

- X אות כניסה
- Y אות כניסה
- יסים את קובעים את בקרה ALUFN כך שביטים 3,4 פובעים את המודול:
  - AdderSub עבור 01 -
    - Logic עבור 10 -
    - Shifter עבור 11 -

ביטים 0,1,2 אחראים לקנפג את המודולים במערכת.

- ALUout אות מוצא המערכת •
- .N(Negative), Z(Zero), C(Carry), V(Overflow) דגלי סטטום:

## ניתן לקבל מידע נוסף דרך ה ISA של המערכת המתוארת בטבלה הבאה:

Function	Decimal	ALUFN	Operation	Note
Kind	value			
Arithmetic	8	01000	Res=Y+X	
	9	<b>01</b> 001	Res=Y-X	Used also for compare operation
	10	<b>01</b> 010	Res=neg(X)	
Shift	16	<b>10</b> 000	Res=SHL Y,X(k-1 to 0)	Shift Left Y of q≜X(k-10) times
				Res=Y(n-1-q0)#(q@0)
				When $k = log_2 n$
	17	<b>10</b> 001	Res=SHR Y,X(k-1 to 0)	Shift Right Y of q≜X(k-10) times
				Res=(q@0)#Y(n-1q)
				When $k = log_2 n$
Boolean	24	11000	Res=not(Y)	
	25	<b>11</b> 001	Res=Y or X	
	26	<b>11</b> 010	Res=Y and X	
	27	<b>11</b> 011	Res=Y xor X	
	28	<b>11</b> 100	Res=Y nor X	
	29	<b>11</b> 101	Res=Y nand X	
	30	<b>11</b> 1111	Res=Y xnor X	


MODEL-SIM ב עמודים הבאים נראה פירוט של כל מודול ביחד עם סימולציות ב

## AdderSub מודול

מודול זה מתוכנן כ ripple-adder על גבי FA, כך שהוא מממש 3 מצבי עבודה:

- .('000') 0,1,2 מוגדר על ביטים sub\_cont='0' מוגדר סיגנל (Y+X): מחקבל מחיבור (.1
- .('001') 0,1,2 מתקבל כאשר סיגנל 'sub cont='1' מתקבל כאשר סיגנל (Y-X): מתקבל כאשר סיגנל (י001').
- .('010') 0,1,2 מתקבל כאשר סיגנל "sub\_cont='1' מתקבל כאשר סיגנל (-X): מתקבל מחקבל (-X)

המודול בנוי תוך שימוש בFA לפי הארכיטקטורה הבאה:




כך שבמוצא נקבל את התוצאה ואת הדגלים התואמים לסטטוס הפעולה.

## סימולציה

נבדוק את תקינות המודול לפי כמה מקרי קצה, הכנסנו בדיקה בכל מקרה כך שבמידה ולא תהיה תואמת לפונקציה הבולאנית המתארת את המעגל נקבל שגיאה בסימולציה.

.negative בדקנו את מקרי הקצה: חיבור, חיבור עם carry, חיסור ו

## Waveform 80ns (20ns per test, Hexadecimal Radix):



#### Table:

ps⊸ delta⊸	/tb_addersub/x
0 +3	00000001 00000010 0 00000011 0
20000 +10	11111111 00000010 0 00000001 1
40000 +9	00000111 00000010 1 11111011 0
60000 +3	00100111 00000000 1 11011001 0

קיבלנו תוצאות תקינות וללא שגיאות.

## בודול Logic

מצבים 7 הוא בורר מבין 7 הוא מתוכנן המוכנן אופן זה מתוכנן סיגנל שבהינתן סיגנל אופר מבין 7 הוא בורר מבין 7 מצבים מדול זה מתוכנן באופן דומה לMUX אופרנדים.

:Y -I X עבור כניסות ALUFN[2:0] המצבים התואמים ל

Not(Y): 000 Y OR X: 001 Y AND X: 010 Y XOR X: 011 Y NOR X: 100 Y NAND X: 101

Y XNOR X: 111

#### סימולציה

נבדוק את תקינות המודול לפי כמה מקרי קצה, הכנסנו בדיקה בכל מקרה כך שבמידה ולא תהיה תואמת לפונקציה הבולאנית המתארת את המעגל נקבל שגיאה בסימולציה.

.NOT, OR, AND, XOR, NOR, NAND, XNOR בדקנו את מקרי הקצה:

## Waveform 160ns (20ns per test, Hexadecimal Radix):



## Table:

ps— <b>v</b> delt	:a <b>⊸</b>	_	logic/y-y- _logic/mod	*						
0	+2	00000000	11110000	000	00001111					
20000	+2	00001111	11110000	001	11111111					
40000	+2	00001111	11110000	010	00000000					
60000	+2	00001111	11111000	011	11110111					
80000	+2	00001111	11111000	100	00000000					
100000	+2	00001111	11111000	101	11110111					
120000	+2	00001111	11111000	111	00001000					
140000	+2	00001111	11110000	110	00000000					

קיבלנו תוצאות תקינות וללא שגיאות.

## Shifter מודול

(שמאלה: 000, ימינה: 001).


מימוש המודול מבוצע ע"י מטריצה דו-מימדית ((n+1)\*log(n)).

תחילה אם ההזזה נקבע שמאלה נעביר את Y כפי שהוא לשלב הראשון במטריצה, אחרת נכניס את Y הפוך (INVERTED) כך שנוכל לממש הזזה ימינה בעזרת מנגנון הזזה שמאלה.

לאחר מכן נבצע הזזה לפי 3 הביטים הראשונים של X ונכניס לכל שלב במטריצה.

נשמור את ה carry ז"א הביט האחרון שנדחף מ Y ולבסוף נעביר את התוצאה למוצא המודול (במידה והזזה ימינה נהפוך את הפלט כדי לקבל את התוצאה הרצויה).

המודול מחקה את הארכיטקטורה הבאה:




#### סימולציה

נבדוק את תקינות המודול לפי כמה מקרי קצה, הכנסנו בדיקה בכל מקרה כך שבמידה ולא תהיה תואמת לפונקציה הבולאנית המתארת את המעגל נקבל שגיאה בסימולציה.

בדקנו את מקרי הקצה:הזזה שמאלה, הזזה שמאלה עם carry, הזזה ימינה, הזזה ימינה עם בדקנו את מקרי הקצה:הזזה שמאלה, הזזה שמאלה עם מוגדרות (הכנסת קלטים לא מוגדרים לDir).

## Waveform 200ns (20ns per test, Hexadecimal Radix):



#### Table:

ps		/tb_s	/tl ifter/y- shifter/d: _shifter/	dir <b>-</b>						
0	+6	00000001	00000001	000	0	00000010				
20000	+5	00000010	00000001	000	0	00000100				
40000	+6	00000001	10000000	000	1	00000000				
60000	+6	00000001	00000010	001	0	00000001				
80000	+6	00000011	10000000	001	0	00010000				
100000	+6	00000010	10000011	001	1	00100000				
120000	+2	00000010	10000011	101	0	00000000				
140000	+1	00000010	10000011	010	0	00000000				
160000	+1	00000010	10000011	011	0	00000000				
180000	+1	00000010	10000011	111	0	00000000				

קיבלנו תוצאות תקינות וללא שגיאות.

## Top מודול

מודול זה מתפקד בתור מעטפת וגישור עבור המודולים לעיל ונותנת ממשק לכניסות ומוצאי המערכת. כאשר נבחר במודול מסוים, השאר יקבלו כניסת 0 ומוצא 0 לפי בחירה של ALUFN והדגלים הרלוונטים ינווטו לכניסה המתאימה.

#### סימולציה

נבדוק את תקינות המודול לפי כמה מקרי קצה, הכנסנו בדיקה בכל מקרה כך שבמידה ולא תהיה תואמת לפונקציה הבולאנית המתארת את המעגל נקבל שגיאה בסימולציה.

בדקנו את כל הפונקציונליות במערכת ז"א: כל המודולים, בדיקה תקינות של הדגלים והמוצאים.

## Waveform 90ns (10ns per test, Hexadecimal Radix):

<b>4</b>	Msgs																		
→ /tb_top/Y_i	01	01						F0						02				01	
. → /tb_top/X_i	FF	03				7F		0F						01		04		FF	
★ · ◆ /tb_top/ALUFN_i	08	08		09		08		18		19		18		10		11		08	
<u>★</u> → /tb_top/ALUout_o	00	04		FE		80		0F		FF		0F		04		00		00	
/tb_top/Nflag_o	0																		
/tb_top/Cflag_o	1																		
/tb_top/Zflag_o	1																		
/tb_top/OF_flag_o	0																		
-																			
△ 🐺 💿 Now	90000 ps	)S	1000		200	00 ps	3000	11111111111 10 ps	4000	0 ps	5000	00 ps	6000	10 ps	700	00 ps	8000	0 ps	90000 ps

#### Table:

```
/tb_top/Y_i=__ /tb_top/ALUout ___,
/tb_top/X_i=__/tb_top/Nflag_o=_,
/tb_top/ALUFN_i=__/tb_top/Of_flag_o=_,
/tb_top/Zflag_o=_,
/+h_top/Zflag_o=_,
 ps¬,
delta¬,
    0 +8
                  00000001\ 00000011\ 01000\ 00000100\ 0\ 0
10000 +12
                  00000001 00000011 01001 11111110 1 0 0
                                                                 0
20000 +13
                  00000001 01111111 01000 10000000 1 0 0
                  11110000 00001111 11000 00001111 0
40000 +4
                  11110000 00001111 11001 11111111 1 0 0
50000 +4
                  11110000 00001111 11000 00001111 0 0 0
                                                                  0
60000 +9
                  00000010 00000001 10000 00000100 0 0
                                                                  0
70000 +8
                  00000010 00000100 10001 00000000 0 0 1
80000 +13
                  00000001 11111111 01000 00000000 0 1 1
```

כל הבדיקות יצאו תקינות, בנוסף מול בדיקת tb\_ref1, tb\_ref2 בבדיקת קיבלנו תוצאות תקינות.