Preparation Lab4

Advanced CPU architecture and hardware accelerators lab

Prepared by: Yarin Oziel, Itay Kandil

הקדמה


critical path , frequency במעבדה זו למדנו לבצע סינתזה עבור מודלים שפיתחנו , בנוסף למציאת עבור מודלים שפיתחנו limitation

כרטיס FPGA V Cyclone של אינטל על גבי quartus כדי לבצע סינתזה השתמשנו בתוכנה standard 10DE.

Performance test case - ALU

: alua בתור הקדמה נדרשנו לבצע בדיקת ביצועים עבור

בשונה ממעבדה 1 , ומכיוון שבמעבדה זו המודל נצרב על גבי רכיב ממשי (כרטיס הfpga שלנו) יש להתחשב במגבלות פיזיקליות של המודל כמו תדר השעון המקסימלי בו הוא מסוגל לפעול באופן תקין . כדי למצוא אותו תחמנו את המודל בין שני רגיסטרים באופן הבא




• הקוד בו השתמשנו למידול נמצא בקבצי ההגשה

: להלן התוצאות

Slo	w 1100mV 85C	Model Fmax Summa	ary	Slow 1100mV OC Model Fmax Summary								
•	<pre><<filter>></filter></pre>				<pre><<<filter>></filter></pre>							
	Fmax	Restricted Fmax			Fmax	Restricted Fmax						
1	155.28 MHz	155.28 MHz	clk	1	155.45 MHz	155.45 MHz	clk					

System architecture

בחלק זה נציג את המערכת, את אותות הכניסה והמוצא , את תתי המודולים שלה , ואת אופן פעולתם








Figure 3: Digital system with I/O interface

המערכת נעטפת על ידי שכבת io_interface, המקבלת את אותות הכניסה מן המשתמש מעבירה אותם אל שכבת הסיום - שבתורה מחווטת אותם אל תתי המודולים. בסיום החישובים הלוגים שכבת io_interface מקבלת את אותות המוצא ומציגה אותם על רכיבי החומרה השונים של כרטיס הfpga.





: אותות הכניסה

X, y, alu func:

המשתמש ימתג את SW0-sw7 כדי שיציגו את המספר הרצוי בתצוגה בינארית ולאחר מכן ישתמש המשתמש ימתג את SW0-sw7 כדי ללכוד את את הקלט ברגיסטר המתאים (x ,y,alu_func) באפעס-key0-lex0-1 , hex2-3 ,led5-9 יוצגו על גבי x,y,alu_func ערכי הרגיסטרים המכילים את ערכי הרגיסטרים ומוצא על גבי v,z,c,n ומוצא המערכת עצמו יוצגו על גבי v,z,c,n בהתאמה

Clock:

. megahertz הדר העון בתדר לייצר שעון בתדר FPGA אנחנו מכיל גביש המסוגל לייצר שעון בתדר אנחנו לייצר אנחנו לייצר שעון בתדר 31.25 אנחנו לייצר שעון בתדר 31.25 את מוצא השעון חיברנו את מודול pll (מיוצר template של סביבת העבודה) המסוגל לחלק את תדר השעון פי 25- כלומר 25 מוצא השון פי pll לוגי כאשר הוא ב overflow כלומר חלוקת את מוצא המונה יהווה שעון בעל תדר 31.25 pll כלומר הוא ב pll מוצא המונה יהווה שעון בעל תדר 31.25

Rst, ena:

כפתור 1 key מהווה ריסט אסינכרוני למערכת טפחויטצ 8 מהווה מאפשר ליחידת ה

Alu module:

היחידה האריתמטית לוגית מבוססת על המודול שפיתחנו עבור מעבדה אחת. היחידה מקבלת כקלט של אופרנדים - בנוסף לקלט פונקציונלי - המהווה את הקידוד עבור הפעולה הרצויה .

carry flag , zero : תוצאת החישוב , בנוסף ל alu_out היחידה פולטת את הת הוצאת החישוב , alu_out תוצאת החישוב , flag , negative flag , overflow flag

: היחידה כוללת 3 תתי מודולים

2 בשיטת המשלים ל ripple adder יחידת חיבור / חיסור מבוססת יחידת חיבור / יחידת חיבור מבוססת or, and, not יחידה לוגית המסוגלת לבצע פעולות לוגיות בסיסיות כגון barrel shifter יחידת שיפטר מבוססת ארכיטקטורת

בחלק הבא נציג טסטים בסיסיים עבור כל אחד מתתי המודולים בנוסף ל rtl view בחלק הבא נציג טסטים בסיסיים עבור כל אחד מתתי המודולים בנוסף ל

adder_sub מודול

סימולציה

נבדוק את תקינות המודול לפי כמה מקרי קצה, הכנסנו בדיקה בכל מקרה כך שבמידה ולא תהיה תואמת לפונקציה הבולאנית המתארת את המעגל נקבל שגיאה בסימולציה.

.negative חיסור, מקרי הקצה: חיבור, חיבור עם carry, חיסור ו

Waveform 80ns (20ns per test, Hexadecimal Radix):



Table:

ps⊸ delta⊸	/tb_addersub/x
0 +3	00000001 00000010 0 00000011 0
20000 +10	11111111 00000010 0 00000001 1
40000 +9	00000111 00000010 1 11111011 0
60000 +3	00100111 00000000 1 11011001 0

קיבלנו תוצאות תקינות וללא שגיאות.

בודול Logic

מודול זה מתוכנן באופן דומה לMUX כך שבהינתן סיגנל ALUFN בביטים MUX הוא בורר מבין מצבים ומבצע פעולות על 1 או 2 אופרנדים.

Y -ו X עבור כניסות ALUFN[2:0] המצבים התואמים ל

Not(Y): 000 Y OR X: 001 Y AND X: 010 Y XOR X: 011 Y NOR X: 100 Y NAND X: 101 Y XNOR X: 111

סימולציה

נבדוק את תקינות המודול לפי כמה מקרי קצה, הכנסנו בדיקה בכל מקרה כך שבמידה ולא תהיה תואמת לפונקציה הבולאנית המתארת את המעגל נקבל שגיאה בסימולציה.

.NOT, OR, AND, XOR, NOR, NAND, XNOR בדקנו את מקרי הקצה:

Waveform 160ns (20ns per test, Hexadecimal Radix):

€ 1 •	Msgs																
	0F	00		0F													
→ /tb_logic/y → /tb_logic/y	F0	F0						F8								F0	
→ /tb_logic/mode	6	0		1		2		3		4		5		7		6	
→ /tb_logic/s	00	0F		FF		00		F7		00		F7		08		00	
△ 👺 💿 Now	160000 ps	DS	2000		400	1	6000	Гетететет 10 ps	8000	1	1000	00 ps	1200	00 ps	1400	00 ps	limin
© Cursor 1	0 ps	0 ps															

Table:

```
ps-, /tb_logic/x-, /tb_logic/s-, /tb_logic/s-, /tb_logic/y-, /tb_logic/mode-, /tb_logic/y-, /tb_logic/mode-, /tb_logic/y-, /tb_logic/y-, /tb_logic/y-, /tb_logic/y-, /tb_logic/y-, /tb_logic/y-, /tb_logic/y-, /tb_logic/y-, /tb_logic/y-, /tb_logic/s-, /tb_logic/s-, /tb_logic/y-, /tb_logic/s-, /tb_logic/y-, /tb
```

קיבלנו תוצאות תקינות וללא שגיאות.

Shifter מודול

.n-bit barrel-shifter פעמים מבוסס X לפי Y מכניסה אזזות מבצע מדוול מודול מב

סיגנל בקרה ALUFN קובע בביטים את סוג ההזזה

(שמאלה: 000, ימינה: 001).


((n+1)*log(n)) מימוש המודול מבוצע ע"י מטריצה דו-מימדית מטריצה מימוש

תחילה אם ההזזה נקבע שמאלה נעביר את Y כפי שהוא לשלב הראשון במטריצה, אחרת נכניס את Y הפוך עתחילה אם ההזזה נקבע שמאלה נעביר את Y מינה בעזרת מנגנון הזזה שמאלה. (INVERTED)

לאחר מכן נבצע הזזה לפי 3 הביטים הראשונים של X ונכניס לכל שלב במטריצה.

נשמור את ה carry ז"א הביט האחרון שנדחף מ Y ולבסוף נעביר את התוצאה למוצא המודול (במידה והזזה ימינה נהפוך את הפלט כדי לקבל את התוצאה הרצויה).

המודול מחקה את הארכיטקטורה הבאה:



סימולציה

נבדוק את תקינות המודול לפי כמה מקרי קצה, הכנסנו בדיקה בכל מקרה כך שבמידה ולא תהיה תואמת לפונקציה הבולאנית המתארת את המעגל נקבל שגיאה בסימולציה.

בדקנו את מקרי הקצה:הזזה שמאלה, הזזה שמאלה עם carry, הזזה ימינה, הזזה ימינה עם בדקנו את מקרי הקצה:הזזה שמאלה. (Dir) מוגדרות (הכנסת קלטים לא מוגדרים ל

Waveform 200ns (20ns per test, Hexadecimal Radix):

4	Msgs																		
+ /tb_shifter/x	02	01	02		01				03	02									
	83	01			80		02		80	83									
	7	0					1					5		2		3		7	
/tb_shifter/cout	0																		
_ → /tb_shifter/res	00	02	.04		00		01		10	20		00							
△ 👺 💿 Now	200000 ps	numuni OS	20000 ps	4000	0 ps	6000	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	8000	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	00 ps	1200	00 ps	1400	00 ps	1600	11111111111 100 ps	1800	00 ps	200000
🛅 🖋 ⊜ Cursor 1	0 ps	0 ps																	


Table:

ps	/tb_shifter/x- /tb_shifter/y /tb_shifter /tb_shifter	r/dir—
0 +6 20000 +5 40000 +6 60000 +6 100000 +6 120000 +2 140000 +1 180000 +1	0000001 000000 0000001 000000 0000001 100000 0000001 100000 0000010 100000 0000010 100000 0000010 100000 0000010 100000	001 000 0 00000100 000 000 1 00000000 010 001 0 00000001 000 001 0 00010000 011 001 1 00100000 011 010 0 00000000


. קיבלנו תוצאות תקינות וללא שגיאות

Alu rtl view


Entire module:




Shifter submodule:



Logic submodule:



Adder submodule:



Logic usage


בחלק זה נציג את מפרט הרכיבים החומרתיים שהשתמשנו בהם לצורך הסינטזה:


Analysis & Synthesis Resource Usage Summary

<<Filter>>

	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	74
2		
3	 Combinational ALUT usage for logic 	105
1	7 input functions	5
2	6 input functions	35
3	5 input functions	36
4	4 input functions	14
5	<=3 input functions	15
4		
5	Dedicated logic registers	33
6		
7	I/O pins	34
8		
9	Total DSP Blocks	0
10		
11	Maximum fan-out node	ALUFN[1]
12	Maximum fan-out	48
13	Total fan-out	634
14	Average fan-out	3.08

critical path view





מכיוון שיחידה מסוגלת לבצע מגוון רחב של חישובים אריטמתיים לוגים נצפה לראות כמות גדולה של מכיוון שיחידה מסוגלת לבצע מגוון רחב של logic usage מאמת טענה זו . בנוסף , מכיוון שבפעולת השיפט ישנם הרבה

עבור דרכה ביותר יעבור הארוך הארוך נצפה המסלול הארוך ביותר דרכה בצורה מונבים המחוברים מאמת טענה זו מאמת מענה path view

Pwm unit

pwm mode ן x,y המודול הזה מקבל 2 אופרנדים מחדול הזה מקבל 2 המודול פולט אות pwm בצורה הבאה:




Figure 5: PWM output modes

- mode 0 לדוגמא עבור

מחזורי שעון המערכת "y" לוגי וכאשר מגיע ל"x" מחזורי שעון מוצא המערכת משתנה ל"1" לוגי וכאשר מגיע ל"y" מחזורי שעון המערכת משתנה ל"0" לוגי והספרה תחל מחדש


. וניתו להציגו על המחשב GPIO 9 אות המוצא מחווט אל

סימלוציה

נבדוק את המקרה הבא: נזין את המערכת עם הערכים הבאים


x="0111111" y="1111110" alufn="00000"

duty cycle = יו א ל א בין מצא מער הרבר לקבל "1" לוגי לאני מעפים לקבל אנו מצפים לקבל "1" לוגי כאשר הבא לאנו מצפים לקבל "50%



. התוצאות תקינות כפי שציפינו

Pwm rtl view



Logic usage


Ana	lysis & Synthesis Resource Usage Summary	
Q <	<filter>></filter>	
	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	10
2		
3	 Combinational ALUT usage for logic 	18
1	7 input functions	0
2	6 input functions	2
3	5 input functions	1
4	4 input functions	6
5	<=3 input functions	9
4		
5	Dedicated logic registers	9
6		
7	I/O pins	25
8		
9	Total DSP Blocks	0
10		
11	Maximum fan-out node	CLK~input
12	Maximum fan-out	9
13	Total fan-out	120
14	Average fan-out	1.56


Fmax

	Fmax	Restricted Fmax	
1	332.45 MHz	332.45 MHz	CLK

		Fmax	Restricted Fmax	
l	1	329.6 MHz	329.6 MHz	CLK

Critical path path





נשים לב שיחידה זו משתמשת בפחות חומרה מהיחידה האריטמתית לוגית, שכן יחידה זו מבצעת פעולה אחת. בנוסף, כפי שציפינו הcritical path הוא למעשה כל היחידה - אותות הכניסה אינן משנות הלכה למעשה את אופן הפעולה של המודל ולכן "זרימת המידע" היא תמיד לאורך כל היחידה ומכילה את כל תתי הבלוקים שלה.

Signal tap


כדי לבצע ווריפיקציה חומרית ב "זמן אמת" נשתמש בפונקציית ה-tap signal של ה-quartus.

פונקצייה זו מאפשרת להגדיר רשמית רגישויות , כאשר אחד מן הסיגנלים שהוגדרו משתנה - המערכת תלכוד את ערכי הסיגנלים השונים ובכך נוכל לאמת את נכונות המערכת.

התבקשנו לבצע signal tap עבור 2 אופרציות שונות - אחת עבור פעולה אריתמטית והשניה עבור signal tap בעולת שיפט. ברשימת הרגישויות הגדרנו את key 0 , key 1 , key 2 ולכן כאשר נלחץ על אחד מן הכפתורים הללו (הפונקציה הוגדרה לפעול ב falling edge עבור הכפתורים) כדי ללכוד את ערכי האופרנדים או האופרציה הדרושה ברגיסטרים- פונקציית הסיגנל טפ תצא לפעולה ונקבל פירוט של ערכי הסיגנלים השונים במערכת בעת הלחיצה .

: להלן התוצאות


Choosing x: key 2 is being pressed therefore x changes from 0 to 3




Choosing y: key 0 is being pressed therefore y changes from 0 to 7

stance Man		Status	Enabled	LEs: 1631	Memory: 39	Hardware	DE-SoC [USB	-11		-	Setup
auto s	signaltap_0	Not running	✓	1631 cells	397312 bits		DE-30C [03B	-1]			Setup
						Device:	@2: 5CSEBA	5(. ES)/5CSEM	A6/ (0x02D020	ODD) *	Scan Chai
						>> SOF	Manager: 👗	GA_lite/	/21.1/quartus/o	output_files/	lab4.sof
log: Trig @	2024/07/06 13:38:	26 (0:0:20.9 elapsed) #1			click	to insert time l	par			
Type Alias		Name	-512	9 .	512	1024	1536	2048	2560	30,72	358
*	KEY0										
*	KEY1										
*	KEY2										
S				- !			ooh				
*	HEX0[60]						40h				
*	⊞HEX1[60]						40h				
*	⊞HEX2[60]		40	1			78	h			
*	⊞HEX3[60]						40h				
*	⊞HEX5[60]						40h				
*	⊕HEX4[60]						40h				
*	±LEDs[90]						004h				
*	SW_i[70]						07h				
a	⊞X[70]						ooh				
a	±Y[70]		00	1			07	h			
*	TopEntity:TOPMo	odule Zflag_o									
*	TopEntity:TOPMo	odule OF_flag_o									
*	TopEntity:TOPMo										
*	TopEntity:TOPMo	odule Cflag_o									
*	GPIO9										

Choosing add function: key 1 is being pressed therefore alufn[4,0] is changed from 0 to 8 and hex 4 and leds change accordingly to display result



Choosing shift function: key 1 is being pressed therfore alufn[4,0] change from 8 to 10 and hex [4,5] and leds change accordingly to display result





And operation between 3 and 7



244 hz pwm pulse