# final project

# mips based MCU architecture and design

2024 semester B

submitted by:


**Etay kandil** 

**Yarin Oziel** 

#### תיאור כללי של המערכת

בפרויקט זה תכננו ובנינו MCU המורכב ממעבד Single cycle MIPS מאיצי חומרה, מערכת קלט-פלט ,יחידות זיכרון ובקר פסיקות. התקשורת בין רכיבי החומרה תתבצע על ידי 3 קווי BUS :


- 1. control bus
- 2. data bus
- 3. memory bus



כפי שניתן לראות מן התמונה הזיכרון מחולק ל 2 תתי יחידות : אחת עבור ה program memory והשניה עבור ה

כל אחת בעלת רוחב כתובת של 12 ביט עם 1024 ו4096 תאי זיכרון בהתאמה .

# <u>רללי עבור כל המערכת RTL</u>



# Logic Usage

|    | Resource   | Usage     |
|----|--|-----------|
| 1  | Estimate of Logic utilization (ALMs needed)            | 2160      |
| 2  |  |           |
| 3  | <ul> <li>Combinational ALUT usage for logic</li> </ul> | 2776      |
| 1  | 7 input functions                                      | 64        |
| 2  | 6 input functions                                      | 1213      |
| 3  | 5 input functions                                      | 399       |
| 4  | 4 input functions                                      | 344       |
| 5  | <=3 input functions                                    | 756       |
| 4  |  |           |
| 5  | Dedicated logic registers                              | 1780      |
| 6  |  |           |
| 7  | I/O pins   | 69        |
| 8  | Total MLAB memory bits                                 | 0         |
| 9  | Total block memory bits                                | 163840    |
| 10 |  |           |
| 11 | Total DSP Blocks                                       | 2         |
| 12 |  |           |
| 13 | ▼ Total PLLs   | 1         |
| 1  | PLLs   | 1         |
| 14 |  |           |
| 15 | Maximum fan-out node                                   | PLL:\re[0 |
| 16 | Maximum fan-out  | 1598      |
| 17 | Total fan-out  | 21469     |
| 18 | Average fan-out  | 4.50      |

# single cycle mips


ה ( single cycle mips (risc based הוא יחידת העיבוד המרכזית single cycle mips (risc based ) בבקר.

המעבד מבוסס על ארכיטקטורת וון ניומן,בדומה למה שהוצג לנו בקורס התיאורטי- כלומר מכיל יחידת datapath,alu יחידת בקרה, זיכרון פנימי ( GPR )

ויכולת התקשרות עם הרכיבים הפריפריאלים השונים.

המעבד מסוגל לתמוך בהוראות שונות כגון ביצוע פעולות אריתמטיות -לוגיות , טעינה/שמירה של ערכים אל הרגיסטרים מן הזיכרון ולהפך והסתעפות על עבר כתובות תוכנית שונות כתלות בקיום תנאים שונים. המעבדה מתחיל ומסיים הוראה במחזור שעון אחד .

#### : מבנה המעבד



#### : מבנה ההוראות

#### **BASIC INSTRUCTION FORMATS**


| R | opcode | rs    | rt      | rd    | shamt     | funct |
|---|--------|-------|---------|-------|-----------|-------|
|   | 31 26  | 25 21 | 20 16   | 15 11 | 10 6      | 5 0   |
| I | opcode | rs    | rt      |       | immediate |       |
|   | 31 26  | 25 21 | 20 16   | 15    |           | 0     |
| J | opcode |       | address |       |           |       |
|   | 31 26  | 25    |         |       |           | 0     |


כפי שניתן לראות ההוראה "מפורשת " בצורה שונה עבור כל אחד מן opcode - סוגי הפעולות כתלות ב 6 הביטים האחרונים של ההוראה program memory מקבל משמעות שונה

### control unit

היחידה האחראית על תכלול פעולות תתי המודולים השונים במעבד היא יחידת הבקרה . היחידה מוזנת על ידי 5 הביטים הראשונים (במידה וששת הביטים האחרונים הם 0 - כלומר פעולת R TYPE) וששת הביטים האחרונים אחרת . תפקיד היחידה הוא להזין את ה datapath בסיגנלים המתאימים כתלות בסוג ההוראה כדי שתבוצע כראוי

## מודל גרפי:







# data path


היחידה האחראית על הקישור בין תתי המודולים השונים במעבד היא ה datapath . היחידה דואגת להעברת וקבלת סיגנלים שונים בין control unit ה gpr ה alua memory . memory .

## מודל גרפי:





# CPU full RTL:



# hardware accelerators

## multi cycle divider

המחלק הוא מודול פריפריאלי הפועל במקביל למעבד ואינו תלוי בו.

המחלק פועל לפי אלגוריתם חילוק ארוך - משך הפעולה הוא 32 מחזורי שעון ( כאורך המחלק פועל לפי אלגוריתם חילוק ארוך - משך הפעולה הוא 32 מחזורי שעון ( catawidth ה

: קלט המחלק הוא 3 סיגנלים

rst: מחזיר את המחלק למצב ההתחלתי

ena: מורה על תחילת פעולת האלגוריתם - עולה ל1 כאשר ערך חדש נטען במחלק

מחלק: ערך המחלק, נשמר במיקום ייעודי בזיכרון

מחולק : ערך המחולק , נשמר במיקום ייעודי בזיכרון

פלט המחלק הוא 3 סיגנלים , המתקבלים לאחר 32 מחזורי שעון מתחילת פעולת החילוק :


מנה : מנת פעולת החילוק , נשמרת במיקום ייעודי בזיכרון

שארית : שארית פעולה החילוק , נשמרת במיקום ייעודי בזיכרון


דגל בקשה לפסיקה : ביט בודד המוזן אל תוך בקר הפסיקות , תפקידו להודיע על


סיום פעולת החילוק ושליחת בקשה לכניסה לdiv\_isr

## : מבנה המחלק



## מודל גרפי:





## **basic timer**

בדומה למחלק זהו רכיב פריפריאלי הפועל במקביל למעבד ואינו תלוי בו. לרכיב זה 2 יכולות בסיסיות :

1. מונה המסוגל לפלוט דגל בקשה לפסיקה כתלות בערכו

2. פליטת אות pwm

: קלט המונה הוא 4 סיגנלים

מאפס את ערך המונה : rst

של המונה : btctl מכיל את אותות הבקרה של המונה

#### **BTCTL**, Basic Timer Control Register

| 7       | 6       | 5      | 4   | 3   | 2  | 1     | 0  |
|---------|---------|--------|-----|-----|----|-------|----|
| втоитмо | BTOUTEN | BTHOLD | ETS | SEL |    | BTIPx |    |
| rw      | rw      | rw     | rw  | rw  | rw | rw    | rw |

3 הביטים הראשונים אחראים על בחירת התנאי להעלאת הבקשה לפסיקת bt\_isr הביטים הבאים אחראים לבחירת השעון המזין את הרכיב 2 הביט השישי אחראי על אפשור הגדלת ערך המונה ב1 בכל מחזור שעון הביט השביעי אחראי על אפשור שינוי הערך בpwm

הביט השמיני אחראי על מצב הpwm: טוגל מ0 ל1 או מ1 ל0 כשהתנאי לטוגל מתקיים.

נשמר במיקום יעודי בזיכרון.

## : btccrx

הוא הערך המקסימלי של המונה ,מתאפס לאחריו .ערך זה מכתיב את מחזור השעון של האות.

הוא ערך המונה בו מתבצע הטוגל. btccr1 ערך זה מכתיב את הduty cycle של האות. שניהם נשמרים במיקום ייעודי בזיכרון .


: פלט המונה הוא 3 סיגנלים

btcnt : ערך המונה


pwm :pwm אות


set\_btifg דגל בקשה לפסיקת טיימר ,משתנה כתלות בערך המונה ואותות הבקרה

#### iii. Basic Timer with output compare capability:



#### : מודל גרפי





# interrupt controller

סדי להוסיף אל הMCU תמיכה בפסיקות תכננו בקר פסיקות . בקר הפסיקות מוזן מ5 מקורות שונים : שלושת הכפתורים (מערכת קלט -פלט ) ו2 מאיצי חומרה .
סל אחד מן המקורות האלה מסוגל לייצא בקשה לפסיקה ( כתלות בהגדרת המשימה שלו , עליה הסברנו בתיאור כל אחד מן המודלים ) , תפקיד הבקר הוא לקבל את הבקשה , לבדוק האם היא מאופשרת , לתעדף בין כל בקשות הפסיקה המאופשרות ולבסוף לשלוח אל ה CPU בקשת פסיקה בצירוף כתובת רוטינת הפסיקה בזיכרון .
לאחר קבלת אות מן המעבד כי הבקשה התקבלה , בקר הפסיקות יאפס את הדרישה לפסיקה מן הרכיב שבקשתו התקבלה .

פרוטוקול הכניסה לפסיקה הוא: עצירת עדכון הpc, שמירת ערכו ברגיסטר 27 הורדת דגל אפשור הפסיקה הגלובלי ל 0 ולבסוף הכנסת כתובת רוטינת הפסיקה הרלוונטית אל הpc. בסיום הפסיקה הpc יתעדכן עם הערך שנשמר ברגיסטר 27 ודגל איפשור הפסיקה הגלובלי יעלה ל1.


#### לבקר הפסיקות 3 סיגנלי כניסה:


intsrc: סיגנל המכיל את כל מקורות הפסיקה שהתקבלו במחזור השעון IE: מכיל את דגלי האיפשור של כל הפסיקות ,נשמר במיקום ייעודי בזיכרון INTA : סיגנל המגיע מן המעבד שתפקידו להודיע על קבלת הדרישה לפסיקה

: לבקר הפסיקות 2 סיגנלי מוצא

סיגנל המגיע על המעבד - תפקידו להודיע על דרישה לפסיקה : INTR TYPEREG: מכיל את הכתובת בזיכרון של רוטינת הפסיקה בעלת העדיפות הגבוהה ביותר, נשמר במקום ייעודי בזיכרון

### מודל גרפי:








# **GPIO CONTROLLER**

אל ה MCU הוספנו תמיכה במערכת קלט- פלט . ערכים אלה נשמרים בזיכרון והכתיבה והקריאה מהם נעשית דרך הdatabus . קליטת ערכים נעשית על ידי הסוויצים והלחצנים , הפלט מוצג על גבי הלדים וההקסות. ניתן לנצל את יכולות המערכת כדי לקלוט ערכים בהם נשתמש לחישובים כלשהם הנעשים במעבד ולאחר מכן הצגתם, או קליטת בקשות לפסיקות .

### מודל גרפי:








# <u>נתיב קריטי</u>

הנתיב הקריטי הוא המסלול בעל הזמן הארוך ביותר להתפשטות אות . הנתיב הקריטי הוא זה המכתיב את תדר השעון המקסימלי בו ניתן לעבוד .



# <u>תדר מקסימלי :</u>


| Slo | w 1100mV 85             | C Model Fmax Sum | nmary  |
|-----|-------------------------|------------------|--|
| •   | < <filter>&gt;</filter> |                  |  |
|     | Fmax                    | Restricted Fmax  | Clock Name   |
| 1   | 24.8 MHz                | 24.8 MHz         | \PLL_INST:MASTER_CLK pll_inst al].gpll~PLL_OUTPUT_COUN |
| 2   | 89.12 MHz               | 89.12 MHz        | altera_reserved_tck                                    |

| Slow 1100mV OC Model Fmax Summary |           |                 |                     |      |  |  |
|-----------------------------------|-----------|-----------------|---------------------|------|--|--|
| < <filter>&gt;</filter>           |           |                 |                     |      |  |  |
|                                   | Fmax      | Restricted Fmax | Clock Name          | Note |  |  |
| 1                                 | 25.44 MHz | 25.44 MHz       | \PLL_INSTER divclk  |      |  |  |
| 2                                 | 91.68 MHz | 91.68 MHz       | altera_reserved_tck |      |  |  |


#### ניתוח התוצאות בסימולציה

## Waveform analysis in Modelsim

בסכמות אלו הראנו 2 תוכניות, TEST4, TEST3 תחת תוכניות קלט/פלט עבור TB בסכמות אלו הראנו 2 תוכניות, פשוט המכניס רק שעון למערכת:




כאן ניתן לראות כי המעבד קופץ לפונקציה אשר כותבת ערכים שונים לאמצעי פלט (לדים והקסות) כפי המוגדר בפונקציה.



כאן ניתן לראות תוכנית פשוטה המחשבת ערך (0X15) ומדפיסה אותו ללדים.


בסכמת הגלים הבאה הכנסנו TB אשר מכניס לחיצה תוכנתית של כפתור KEY3 עבור תוכנית הבדיקה TEST3 תחת תוכניות הפסיקה.



ניתן לראות בלחיצה תוכנית על KEY3 רגיסטר TYPE של יחידת הפסיקות טוענת את הכתובת של ISR המתאים. לאחר ה ISR אשר טוען למחלק ומחולק ערכים, יחידת החלוקה מתחילה לעבוד עד אשר מסיימת עבודה ומוציאה בקשה לפסיקה. כפי שניתן לראות בקר הפסיקות טוען את הכתובת ISR של המחלק אשר טועמת את המנה והשארית ללדים ולהקסות.

#### Signal-Tap analysis in Quartus

ביצענו בדיקת SIGNAL TAP על תוכנית פסיקה אשר מגיבה ללחיצת SIGNAL TAP ומפעילה פסיקה לאכלוס מחלק ומחולק כך שפסיקת מחלק תקרא:



אך לאחר מכן הפסיקה KEY3 ניתן לראות בלחיצת ROUNCING כי קיים מחייצבת ועוברת בקריאה ל PC.