# TP1 : LES BASCULES

TE302 : Systèmes numériques

2026-2027

**Didier Achvar**
Bureau A409

# PROGRAMME DE LA SÉANCE

**Ce premier TP est consacré au renforcement les acquis théoriques sur les bascules élémentaires afin de préparer les étudiants aux TP suivants, dédiés aux applications.**

Plus précisément, nous serons conduis ici à travailler sur :

**La bascule RS asynchrone**

- Réalisation à base de portes logiques
- Table de vérité et chronogrammes

**La bascule D synchrone**


- Table de vérité et chronogrammes
- Limite en fréquence et temps de propagation
- Exemple d'application et de contraintes techniques

**La bascule JK synchrone**

- Table de vérité et chronogrammes

# LA BASCULE RS


**Q1- Dresser la table de vérité d'une bascule RS réalisée comme indiquée ci-dessous avec des NAND et distinguer la fonction de sortie pour chaque couple d'entrées S-R :**




| S | R | $Q_{t+\varepsilon}$ | $\overline{Q_{t+\varepsilon}}$ | Fonction |
|---|---|---|---|---|
| 0 | 0 | 1 | 1 | Non déterminé |
| 0 | 1 | 0 | 1 | Reset |
| 1 | 0 | 1 | 0 | Set |
| 1 | 1 | Q(t) | $\overline{Q(t)}$ | Mémoire |

**Q2- Réaliser cette bascule avec les portes de la famille 74HC_4V en suivant, pas à pas, le protocole suivant en 7 étapes :**


❶ Saisir le circuit




❷ Placer les connecteurs d'E/S : Clic droit + Place on schematics + Hierarchical connector

❸ Double cliquer sur chaque connecteur et lui donner un nom


❹ Créer un sous-circuit et lui donner un nom : Place + New subcircuit




❺ Sélectionner la bascule et CTRL-C

❻ Ouvrir le sous-circuit et CTRL-V

❼ Le sous-circuit ainsi réalisé peut être maintenant utilisé à volonté et reproduit par simple copier-coller





# LA BASCULE RS

**Q3- Manipulations**

Saisir le montage ci-contre.

- Pour une lecture confortable des chronogrammes se fixer un code de couleurs pour chaque signal que l'on nommera judicieusement (Net properties)
- Paramétrer XWG1 de manière à générer la séquence {1,3,2,3,0} : Clic droit + Set Cursor/Initial/Final Position
- Générer 1 salve de cette séquence en mode BURST
- Ouvrir GRAPHER, identifier la sortie graphique
- Indiquer les fonctions S (Set), R(Reset), M(Maintien) et NU(Non-Utilisée) sur le chronogramme : Graph/Add Text
- Reproduire ce chronogramme ci-dessous



# LA BASCULE D


**Q4- Rappeler la table de vérité d'une bascule D synchrone et distinguer la fonction réalisée à chaque top d'horloge actif au front montant :**


| CLK | D | $Q_{t+\Delta t}$ | Fonction |
|---|---|---|---|
| ↓ | ϕ | Q(t) | Maintient |
| ↑ | **0** | 0 | Copie |
| ↑ | **1** | 1 | Copie |


**Q5- Implémentation du circuit intégré 7474N**


Le circuit 7474N intègre 2 bascules D et dispose pour chaque bascule, 2 entrées asynchrones d'initialisation, PR et CLR active au niveau bas.

- Saisir le circuit ci-dessous et l'intégrer dans un sous-circuit.
- Réaliser le montage ci-dessous en nommant les signaux.
- Programmer la séquence de test sur XWG1 comme indiquée ci-dessous avec $F_{XWG}$=1kHz et $F_{XLA}$=10kHz












# LA BASCULE D


## Q6-Simulation


- Déclencher la séquence de test en mode BURST
- Relever les chronogrammes d'E/S à partir du sous-programme graphique GRAPHER
- Indiquer les fonctions de Maintien (M) et de Copie (C) réalisées à chaque front d'horloge








# LA BASCULE D






**Q7- Temps de propagation**


La réaction d'une bascule au front actif de son horloge n'est pas instantanée. Ce retard (~$10^{aine}$ de nanosecondes) posera des problèmes pour les applications à hautes-fréquences.

- Régler la fréquence du WORD GENERATOR à **10MHz** et celle du LOGIC ANALYSER à **100MHz.**
- Pour une salve de la même séquence d'entrée, relever simultanément l'horloge et les sorties de la bascule.
- Reproduire la sortie graphique à la page suivante
- Mesurer dans GRAPHER le retard $\Delta t_{LH}$ de la réaction d'une sortie (Q ou notQ) au front actif de CLK lors d'une transition L→H.
- Mesurer de la même manière le retard $\Delta t_{HL}$ lors d'une transition H→L.



# LA BASCULE D


Q7- temps de propagation

→ $\Delta t_{LH}$ = **30,5ns**

→ $\Delta t_{HL}$ = **39,9ns**

- En déduire un ordre de grandeur de la fréquence maximale d'horloge imposée par le temps de propagation le plus défavorable.

→ $F_{CLK} \leq$ **25MHz**




| | CLK | Q | Clock_Int | Trigger Line |
|---|---|---|---|---|
| x1 | 409.7096n | 409.7096n | 409.7096n | |
| y1 | 0.0000 | 0.0000 | 0.0000 | |
| x2 | 440.1996n | 440.1996n | 440.1996n | |
| y2 | 1.0000 | 1.0000 | 1.0000 | |
| dx | 30.4900n | 30.4900n | 30.4900n | |
| dy | 1.0000 | 1.0000 | 1.0000 | |
| dy/dx | 32.7976M | 32.7976M | 32.7976M | |
| 1/dx | 32.7976M | 32.7976M | 32.7976M | |

# LA BASCULE D

**Q8- Exemple d'application et de contrainte technique**

- **Quelle est théoriquement la séquence de nombres affichée par le circuit de la figure ci-contre ?**

**Séquence = 0,3,2,1,0,3,2,1,0…**


- Saisir ce circuit en paramétrant XWG1 comme indiqué avec $F_{XWG}$=1kHz et $F_{XLA}$=10kHz.
- Exécuter la séquence simulée en mode STEP et comparer la séquence affichée avec le chronogramme des signaux obtenu pas à pas.
- Extraire les chronogrammes en sortie de GRAPHER et les reproduire ci-dessous.
- Comparer la fréquence de la sortie avec celle de l'horloge et indiquer la fonction réalisée par ce montage.


**Fonction = F(Q) = F(CLK)/2**

- Porter la fréquence de XWG1 à **50MHz**, relever à nouveau la séquence affichée et commenter cette observation :

**Séquence =0,3,2,1…**

**Commentaire…**



# LA BASCULE JK


**Q9- Rappeler la table de vérité d'une bascule JK synchrone et distinguer la fonction réalisée à chaque top d'horloge actif au front descendant :**


| CLK | J | K | $Q_{t+\Delta t}$ | $\overline{Q}_{t+\Delta t}$ | Fonction |
|---|---|---|---|---|---|
| ↑ | ϕ | ϕ | Q(t) | $\overline{Q(t)}$ | Mémoire |
| ↓ | **0** | **0** | Q(t) | $\overline{Q(t)}$ | Mémoire |
| ↓ | **0** | **1** | 0 | 1 | Reset |
| ↓ | **1** | **0** | 1 | 0 | Set |
| ↓ | **1** | **1** | $\overline{Q(t)}$ | Q(t) | Toggle |


**Q10- Implémentation du circuit intégré 74HC107N_4V**

Le circuit 74HC107N_4V intègre 2 bascules JK et dispose pour chaque bascule, une entrée asynchrone d'initialisation CLR active au niveau bas.

- Saisir le circuit ci-contre et l'intégrer dans un sous-circuit.
- Réaliser le montage ci-dessous en nommant les signaux.
- Programmer la séquence de test comme indiqué sur XWG1








Point de départ

Séquence de test


Point final




# LA BASCULE JK

**Q11-Simulation**

- Déclencher la séquence de test en mode BURST
- Relever les chronogrammes d'E/S à partir du sous-programme graphique GRAPHER
- Indiquer les fonctions de Maintien (M), de Set (S), de Reset (R) et de Toggle (T) réalisées à chaque front actif de l'horloge



# Fin

