TP2 : LES REGISTRES

TE302 : Systèmes numériques

Didier Achvar

Bureau A409

PROGRAMME DE LA SÉANCE

Après avoir terminé les exercices théoriques du chapitre 2 en CTD, les étudiants s'appliquent à la conception et à la mise en œuvre pratique des registres.

Plus précisément, au cours de ce TP, les étudiants seront conduits à travailler sur:

La synthèse d'un registre 3-bits à chargement S/P

- Circuits combinatoires nécessaires à la synthèse des signaux à l'entrée de chaque bascule
- Simulation et chronogrammes

La synthèse d'un registre à décalage bidirectionnel

- Synthèse de l'entrée de chaque bascule et de la sortie série
- Simulation et test

La manipulation d'un registre à décalage intégré

- Lecture de données techniques et câblage
- Observation du chronogramme des E/S


SYNTHÈSE D'UN REGISTRE 3 BITS À CHARGEMENT S/P

Q1- Étude préliminaire

Q1-a. Multiplexeur à 2 entrées de données (e_0, e_1) et une entrée d'adresse (a).

- Déterminer **l'expression algébrique de sa sortie** en fonction de ses entrées d'adresse et de données
- Proposer un logigramme de ce multiplexeur avec des portes NAND (74HC00D_4V) exclusivement et l'intégrer dans un sous-circuit.

a	s
0	e_0
1	e_1




$s = \bar{a}e_0 + ae_1$

Q1-b. Montage théorique

On se base sur l'implémentation d'un registre à 3 bits à base de 3 bascules D présentant 3 entrées de données parallèles (EP_0,EP_1,EP_2), une entrée de donnée série (E_S) et une entrée de commande L de sorte que :

- **L=0 : Chargement parallèle des données (EP_0,EP_1,EP_2)**
- **L=1 : Chargement série de (E_S) et décalage à droite**




- **Exprimer dans le tableau ci-dessous, l'entrée D_i de chaque bascule en fonction de EP_i, de E_S et des Q_i.**
- **En déduire l'expression logique des D_i.**

	D_0	D_1	D_2
L=0	EP_0	EP_1	EP_2
L=1	E_S	Q0	Q1

$D_i = \bar{L}EP_i + LQ(i-1)$ $\quad \forall i \neq 0$

$D_0 = \bar{L}EP_0 + LE(s)$



SYNTHESE D'UN REGISTRE 3 BITS A CHARGEMENT S/P


Q2- Manipulation

- Synthétiser un sous-circuit réalisant la fonction du multiplexeur 2→1 de l'exercice précédent et reprendre la bascule D du TP1.
- Saisir le circuit complet du registre à chargement S/P et le reproduire ci-contre.

Q3- Simulation

- **Placer toutes les entrées parallèles EP_i au niveau 1**
- Générer une salve de la séquence indiquée à la page suivante avec WORD GENERATOR et observer les E/S sur un LOGIC ANALYSER
- Relever La sortie graphique après l'avoir identifié sur GRAPHER et indiquer les périodes de chargement série ou parallèle sur le même chronogramme.

Registre à chargement S/P…




SYNTHESE D'UN REGISTRE 3 BITS A CHARGEMENT S/P


Q2- Manipulation


- Synthétiser un sous-circuit réalisant la fonction du multiplexeur 2→1 de l'exercice précédant et reprendre la basule D du TP1.
- Saisir le le circuit complet du registre à chargement S/P et le reproduire ci-contre.

Q3- Simulation

- **Placer toutes les entrées parallèles EP_i au niveau 1**
- Générer une salve de la séquence indiquée à la page suivante avec WORD GENERATOR et observer les E/S sur un LOGIC ANALYSER
- Relever La sortie graphique après l'avoir identifié sur GRAPHER et indiquer les périodes de chargement Série ou Parallèle sur le même chronogramme.







SYNTHÈSE D'UN REGISTRE À DÉCALAGE BIDIRECTIONNEL

Q4- Étude préliminaire

Le circuit 74HC174N_4V intègre 6 bascules D indépendantes et présente une entrée asynchrone de remise à zéro active au niveau bas. Par souci de simplicité, les étudiants sont invités à limiter l'étude à la réalisation d'un registre à décalage bidirectionnel de 4 bits. Il s'agit donc d'employer 4 bascules D pour réaliser un circuit présentant les E/S suivantes :

- **R = commande du sens de décalage (droite/gauche)**
- **Q_0,Q_1,Q_2,Q_3 = Sorties du registre**
- **E_S = Entrée de données série**
- **S_S = Sortie de donnée série**

- **Écrire la valeur de l'entrée de chaque bascule, ainsi que celle de la sortie série dans le tableau ci-dessous pour R=1 et pour R=0 :**
- **En déduire l'expression algébrique de ces signaux en fonction de R, de E_S et des Q_i.**
- **Quel circuit combinatoire convient à la synthèse de ces signaux ?**

	D_0	D_1	D_2	D_3	S_S	Fonction
R=1	E_S	Q_0	Q_1	Q_2	Q_3	Décalage à droite
R=0	Q_1	Q_2	Q_3	E_S	Q_0	Décalage à gauche

$D_0 = \overline{R}Q_1 + RE_S$


$D_1 = \overline{R}Q_2 + RQ_0$

$D_2 = \overline{R}Q_3 + RQ_1$

$D_3 = \overline{R}E_S + RQ_2$

$S_S = \overline{R}Q_0 + RQ_3$

Circuit= 5 Mux 2x1




Q5- Manipulations


- Réaliser le circuit combinatoire nécessaire à la synthèse de ces signaux et l'intégrer dans un nouveau sous-circuit. Reproduire le sous-circuit ci-dessous.
- Saisir alors le circuit complet et tester les fonctions de décalage à droite et à gauche au moyen des interrupteurs

Title: TP3-Registre74HC174		
TP3-Registre74HC174		
Designed by: Didier Achvar	Document N:	Revision:
Checked by:	Date: 22/11/2023	Size: Custom
Approved by:	Sheet 1 of 7	

SYNTHESE D'UN REGISTRE A DECALAGE BIDIRECTIONNEL

Le sous-circuit combinatoire …





Title: TP3-Registre74HC174		
TP3-Registre74HC174		
Designed by: Didier Achvar	Document N:	Revision:
Checked by:	Date: 22/11/2023	Size: Custom
Approved by:	Sheet 1 of 7	

MANIPULATION D'UN REGISTRE A DECALAGE INTÉGRÉ

Q6- Le 74HC164


Nous souhaitons tester le registre intégré 74HC164 au moyen du circuit expérimental de la figure ci-dessous où le signal d'horloge est produit par le Word Generator.


- Déterminer, à partir de la table de vérité du composant, le sens du décalage et l'expression de la donnée série DS effectivement chargée dans le registre en fonction des entrées A et B. Quel rôle peut alors jouer l'une des deux entrées lorsque l'autre reçoit les données série ?
- Quelle est, théoriquement, l'état du registre au 8ème, et au 16ème front actif de CLK ?
- Programmer le Word Generator en mode compteur modulo 64 et relever le chronogramme des différents signaux sur GRAPHER.

Sens du décalage = QA à QH

D_S = AB

CLK	Q_A	Q_B	Q_C	Q_D	Q_E	Q_F	Q_G	Q_H
0	0	0	0	0	0	0	0	0
8ème ↑	1	1	1	1	1	1	1	1
16ème ↑	…	…	…	…	…	…	…	…





FIN

