

طراحی سیستمهای دیجیتال برنامهپذیر نیمسال ۱۳۹۸–۱۳۹۷ راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado



اهداف

این مقاله به بررسی IP Core های آماده موجود در محیط Xilinx Vivado میپردازد. ابتدا روند طراحی با استفاده از ابزار CORDIC میپردازد. ابتدا روند طراحی با استفاده از Xilinx Vivado در محیط Xilinx Vivado شرح داده شده است. سپس توضیحاتی در رابطه با عملیات Xilinx Vivado ارائه شده و درنهایت با استفاده از امکاناتی که ابزار Vivado جهت پیادهسازی توابع مثلثاتی و ریشهی دوم در اختیار میگذارد یک مدار ساده پیادهسازی جذرگیر پیادهسازی شده است. یک محیط آزمون (testbench) جهت درستیسنجی و شبیهسازی مدار طراحی شده است.

تعريف


هسته مالکیت معنوی (Intellectual Property Core) یک سیستم یا مدار طراحی شده است که به منظور طراحی سیستمهای دیجیتال ASIC یا ASIC و یا ... مورد استفاده قرار می گیرد. نیازی به طراحی و پیادهسازی دوباره آن نیست و می توان از آنها برای توسعه سیستمهای دیجیتال استفاده کرد. این هسته ها معمولا با درنظر گرفتن ساختار داخلی FPGA و به صورت بهینه طراحی می شود.

انواع IP Core ها

IP Core های موجود در محیط Vivado به دو دسته ی اصلی نرم و سخت هستند. منظور از هستههای مالکیت معنوی سخت (Hard IP Core های مدار مورد نظر به صورت سخت در داخل تراشه قرار داده شده است. به عنوان مثال یک مدار دیکد کننده ی رمز AES یا یک پردازنده ARM بخشی از تراشه را اشغال کرده است. در مقابل هستههای مالکیت معنوی نرم (Soft IP Core) در حالت عادی در تراشه وجود ندارند و درصورتی که کاربر به آن نیاز داشته باشد، یک مدار بهینه توصیف شده و با استفاده از بلوکهای منطقی پیاده سازی می شود. به عنوان مثال پردازنده MicroBlaze یک هسته ی پردازشی نرم است.

باتوجه به این که تعداد IP های سخت در یک تراشهی FPGA محدود است، لذا در محیط Vivado این امکان وجود دارد که بتوان IP های سخت را با استفاده از LUT ها طراحی کرد. به عنوان مثال ۸۰ عدد بلوک DSP سخت (DSP Slices) در تراشهی XC7Z010 وجود دارد. البته کاربر می تواند آن را به صورت نرم با استفاده از بلوکهای منطقی پیاده سازی کرده و استفاده نماید.

برای هر IP Core در محیط Vivado یک فایل راهنما وجود دارد که ساختار داخلی، امکانات موجود و نحوه ی پیکربندی در IP Core در محیط Vivado یک فایل راهنما یک فایل راهنمای آن را یافت. آن شرح داده شده است. با مراجعه به آدرس زیر و جستوجوی IP Core مورد نظر فایل راهنمای آن را یافت. https://www.xilinx.com/products/intellectual-property.html



شکل ۱ طبقهبندی IP Core های شرکت






راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado


IP Core های آماده در محیط IP Core

با مراجعه به بخش IP Catalog در محیط نرم|فزار Vivado میتوان IP مورد نظر را انتخاب و پیکربندی کرد. برای این منظور IP Catalog را از منوی Window انتخاب کنید.



شکل ۲ مسیر دسترسی به IP Catalog

شکل زیر تعدادی از IP Core های موجود در محیط IP Catalog را نشان میدهد.



شکل ۳ تعدادی از IP Core های موجود در IP Catalog



نیمسال ۱۳۹۸–۱۳۹۷



راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado


طراحى سيستمهاى ديجيتال برنامه پذير

روند طراحی با استفاده از IP Core در محیط Vivado

طراحی شمارندهی چهار بیتی با استفاده از Binary Counter IP Core


ایجاد پروژهی جدید

- ۱) ابتدا یک پروژه جدید ایجاد می کنیم. برای این منظور از منوی File از بخش Project گزینهی ...New را انتخاب می کنیم.
 - ۲) درینجره ی بازشده (New Project) گزینه ی Next را انتخاب می کنیم.
- ۳) در پنجرهی جدید نام پروژه و مسیری که قرار است تا پروژه در آن ذخیره شود را مشخص می کنیم. سپس برروی گزینهی Next کلیک می کنیم.



شکل ۴ انتخاب نام و مسیر ذخیرهی پروژه

۴) در بخش Project Type نوع پروژه را مشخص می کنیم. نوع پروژه را RTL Project انتخاب می کنیم. چون در حال حاضر نیازی به اضافه کردن فایل نداریم، گزینهی Do not specify sources at this time را انتخاب می کنیم. سیس گزینهی Next را انتخاب مي كنيم.



شکل ۵ انتخاب نوع پروژه




طراحی سیستمهای دیجیتال برنامهپذیر نیمسال ۱۳۹۸–۱۳۹۷ مامیاری از ۱۳۵۵ کا داده در سیمیار مامود




راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado

۵) در بخش Default Part تراشهی مورد نظر را انتخاب می کنیم. البته می توان بعدا نیز آن را مشخص کرد. به عنوان مثال تراشهی xc7z010clg400-1 را انتخاب کرده و برروی گزینهی Next کلیک می کنیم.



شكل ۶ انتخاب تراشهى پيشفرض

۶) بخش New Project Summary خلاصهای از اطلاعات پروژه را نشان می دهد. اگر اطلاعات نشان داده شده درست باشد برروی گزینه که Finish کلیک می کنیم تا پروژه مورد نظر ایجاد گردد. درغیر این صورت با بازگشت به مراحل قبل می توان آن را تغییر داد.



شكل ٧ خلاصهای از اطلاعات پروژه جدید

۷) حال یک پروژهی جدید ایجاد شده است.

محيط Sources

قبل از طراحی شمارنده ابتدا توضیح مختصری در رابطه با بخش Sources میدهیم. پس از ایجاد پروژه مطابق صفحهی بعد بخشی با نام Sources وجود خواهد داشت.



طراحی سیستمهای دیجیتال برنامهپذیر نیمسال ۱۳۹۸–۱۳۹۷ راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado




شکل ۸ ینجرهی Sources

در این پنجره می توان از طریق فایل ایجاد نمود و از بخش نوع تراشه را تغییر داد. منظور از Design Sources کدهای طراحی مانند کد VHDL و یا IP Core است. منظور از Constraints فایلهایی است که برای ملاحظات چینش، مسیریابی، تعیین پین و ... مورد استفاده قرار می گیرد. منظور از Simulation Sources نیز کدها و فایلهایی است که جهت درستی سنجی و طراحی محیط آزمون مورد استفاده قرار می گیرند. در ادامه هر کدام با جزئیات بیشتری بررسی خواهند شد.

ایجاد IP شمارنده

- ۱) در پنجرهی IP Catalog در قسمت جستوجو کلمه ی Counter را جستوجو می کنیم. همان طوریکه در شکل زیر مشخص است یک IP با نام Binary Counter در نتایج جستوجو آمده است. در قسمت Details خلاصه ای از جزئیات آن آمده است.
- ۲) با دوبار کلیک برروی IP مورد نظر و یا با کلیک راست برروی آن و انتخاب گزینهی Customize IP و یا با کلیک برروی آن و انتخاب گزینهی آن را سفارشی می کنیم.
 - ۳) در پنجرهی Customize IP نام IP و نوع آن را مشخص می کنیم.
- در بخش Implementation Using می توان انتخاب کرد که برای پیادهسازی از واحدهای DSP یا LUT استفاده کند.
 - در بخش Output Width تعداد بیت شمارنده را می توان انتخاب کرد و ...

برای طراحی شمارنده ی چهار بیتی بالا شمار با Reset هم گام (Synchronous) تعداد بیت خروجی را برابر ۴ قرار می دهیم و در بخش Control گزینه ی Synchronous Clear را انتخاب می کنیم. در بخش سمت چپ شماتیک مدار و منابع مصرفی آمده است. جهت پیاده سازی از LUT ها استفاده می کنیم. (حالت Fabric)




شکل ۹ شماتیک و منابع مصرفی شمارندهی چهاربیتی در دوحالت پیادهسازی با واحد DSP یا بلوکهای منطقی






راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado

شکلهای زیر نمایی از محیط Customize IP را برای Binary Counter نشان می دهد.




شکل ۱۰ محیط Customize IP برای



شکل ۱۱ محیط Customize IP برای شکل ۱۱

۴) پس از انتخاب پارامترهای پیادهسازی برروی گزینهی OK کلیک می کنیم تا شمارنده تولید شود.



شکل ۱۲ پنجرهی ایجاد مسیر جهت تولید کدهای IP Core




نیمسال ۱۳۹۸–۱۳۹۷ ادمامات: امادی ۱۳۹۵ مامیکا



راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado


طراحى سيستمهاى ديجيتال برنامه پذير

(۵) در پنجرهی Generate Output Product تعداد هستهی پردازشی سیستمی که نرمافزار Vivado برروی آن نصب است خواسته شده است. آن را نصف تعداد پردازندهها قرار دهید. برروی گزینهی Generate کلیک کنید تا قالب نمونهسازی و شبیهسازی ساختاری نیز ایجاد گردد. درصورتی که پنجرهی دیگری نشان داده شود گزینهی OK را انتخاب کنید.




شکل ۱۳ محیط Generate Output Product

۶) با مراجعه به بخش Sources هستهی ایجادشده را می توان یافت.



شکل ۱۴ هسته ایجادشده در پنجره Sources

- ۷) اگر در شکل فوق برروی IPCounter.vhd کلیک کنید، کد تولیدشده برای شمارنده ی چهاربیتی را مشاهده خواهید کرد.
- (۸ جهت استفاده از هستهی تولیدشده، در زیربخش IP Sources از قسمت IP Sources فایل Instantiation Template فایل Poperties را انتخاب کنید. این فایل توصیف شمارنده را به صورت Component در اختیار قرار می دهد. اگر کد تولیدشده به زبان VHDL نیست از بخش Source File Properties از زیر بخش VHDL تنظیم نمایید.




شکل ۱۵ ینجرهی Source File Properties





راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado




شکل ۱۶ کد Instantiation Template در فایل ۱۹

ایجاد نمونه از شمارنده در محیط آزمون و شبیهسازی آن


جهت نشاندادن درستی کارکرد مدار طراحی شده، یک فایل محیط آزمون ایجاد می کنیم و یک نمونه از شمارنده را در آن ایجاد کرده و شبیه سازی می کنیم.

۱) جهت ایجاد فایل گزینهی Add Sources را انتخاب می کنیم و برای ایجاد کد شبیه سازی مطابق شکل زیر انتخاب کرده و برروی گزینه کلیک می کنیم.



شکل ۱۷ ینجرهی اضافه کردن فایل

۲) در پنجرهی جدید برروی گزینهی Create File کلیک می کنیم. نوع فایل، نام فایل و محل ذخیرهی فایل را مشخص می کنیم. سپس برروی گزینهی OK کلیک می کنیم. سپس گزینهی Finish را انتخاب می کنیم.
 در پنجرهی Define Module گزینهی OK را کلیک می کنیم.



شكل ۱۸ ایجاد فایل جدید






راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado

۳) جهت شبیه سازی قطعه کد زیر را به فایل TB_Counter.vhd اضافه می کنیم.

```
D:/work/Projects/hdl/vProjects/IP_Core_Counter/IP_Core_Counter.srcs/sim_1 ×
 Q 🕍 ← → 🐰 🖺 🗈 🗙 // 📵 🗘
       library IEEE;
       use IEEE.STD_LOGIC_1164.ALL;
 4 - entity TB_Counter is
 5 end TB_Counter;
 7 - architecture Behavioral of TB_Counter is
           COMPONENT IPCounter
             PORT (
                CLK : IN STD_LOGIC;
SCLR : IN STD_LOGIC;
                Q : OUT STD_LOGIC_VECTOR (3 DOWNTO 0)
14 (<del>-)</del>
15
16
17
          END COMPONENT;
           signal clock : std_logic:= '0';
signal reset : std_logic:= '0';
signal output : std logic vector(3 downto 0);
         clock <= not clock after 5 ns;
reset <= 'l' after 30 ns, '0' after 45 ns;</pre>
29 reset <= 'l' a
30
31 \(\hat{\rho}\) end Behavioral;
```

شكل ١٩ قطعه كد محيط آزمون

۹ حال از بخش Simulation گزینهی Run Simulation را انتخاب می کنیم و با کلیک برروی Run Simulation (۴ شکل موج خروجی را بررسی می کنیم.



شکل ۲۰ شکل موج حاصل از شبیهسازی شمارندهی چهار بیتی



طراحی سیستمهای دیجیتال برنامه پذیر نیمسال ۱۳۹۸–۱۳۹۷ راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado



پیادهسازی توابع سینوسی به روش الگوریتم CORDIC

الگوريتم CORDIC

CORDIC چیست و چگونه کار می کند؟

الگوریتم CORDIC یا CORDIC روش کارآمدی برای محاسبات نمایی و مثلثاتی است. COordinate Rotation DIgital Computer یا Volder و معرفی شد. الگوریتم کوردیک در قادر به محاسبه سینوس، کسینوس، تانژانت معکوس و ضرب و تقسیم با استفاده از عملیات شیفت و جمع $a+b\times 2^i$ بود. در سال ۱۹۷۱م. Walther این الگوریتم را برای محاسبهی توابع نمایی، لگاریتمی و محاسبه ریشهی دوم اعداد تعمیم داد.

الگوریتم CORDIC روشی سریع برای محاسبه ی حاصل ضرب یا توابع نمایی و مثلثاتی نیست، با استفاده از آن می توان محاسبات را فقط با استفاده از عملیات شیفت و جمع انجام داد و پیاده سازی آن به وسیله ی سخت افزار مناسب است.

Xilinx CORDIC IP CORE

CORDIC نسخهی ۶/۰

هستهی CORDIC در نرمافزار Vivado قادر است عملیات زیر را انجام دهد.

- عملیات چرخش بردار (Vector Rotation)
- عملیات انتقال بردار (Vector Translation)
- محاسبات سینوسی و کسینوسی (Sin and Cos)
- محاسبات هایپربالیک سینوسی و کسینوسی (Sinh and Cosh)
 - محاسبات معكوس تانژانت (ArcTan)
 - محاسبات معكوس تانژانت هاييرباليك (ArcTanh)
 - محاسبهی ریشهی دوم عدد (Square Root)

نحوهی کار و مشخصات

جزئیات نحوهی استفاده از CIRDIC IP Core و مشخصات آن در فایل راهنمای آن با نام pg105-cordic.pdf آمده است. طراحی یک مدار محاسبهی عملیات جذر

فرض کنیم میخواهیم مداری طراحی کنیم که عدد ۱۶ بیتی را به عنوان ورودی گرفته و جذر آن را محاسبه کند. باتوجه به اینکه $\sqrt{2^{17}-1}=2^9-1$ در صورتی که بخواهیم بهصورت تقریبی خروجی مشخص گردد به ۹ بیت نیاز داریم. بنابراین تعداد بیت خروجی را ۹ در نظر میگیریم

همچنین یک حافظه ی ۸ کلمهای (۱۶بیتی) با قابلیت خواندن همگام را درنظر می گیریم که اعداد در آن ذخیره شدهاند. یک حافظه ی ۸ کلمهای (۹بیتی) جهت نوشتن نتایج در آن طراحی می کنیم. یک شمارنده نیز جهت تولید آدرس حافظه ها در هر کلاک ایجاد می کنیم. (از شمارنده ی چهاربیتی طراحی شده در قسمت قبل استفاده می کنیم.)


شکل مدار نهایی به صورت زیر خواهد بود.





راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado

شکل مدار نهایی به صورت زیر خواهد بود.



شکل ۲۱ شماتیک طرح

طراحي حافظهي ROM

ابتدا یک فایل جدید با نام ROM8_16.vhd ساخته و قطعه کد زیر را در آن مینویسیم.

```
library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
     use IEEE.numeric_std.all;
5 🖯 entity ROM8_16 is
       Port (
         clk : in std_logic;
          addr : in std_logic_vector(2 downto 0);
         data : out std_logic_vector(15 downto 0));
10 \(\hat{\text{-}}\) end ROM8_16;
12 \ominus architecture Behavioral of ROM8_16 is
          type rom_t is array (0 to 7) of std_logic_vector(data'range);
          constant rom : rom_t := (
16
             X"04", -- 4
             X"08", -- 8
             X"09", -- 9
             X"10", -- 16
             X"20", -- 32
             X"30", -- 48
21
22
             X"F4", -- 244
             X"FF"); -- 255
23
24 begin
25
26 🗦
          process(clk)
27
          begin
28 🖯
             if (rising_edge(clk)) then
29
                 data <= rom(TO_INTEGER(unsigned(addr)));</pre>
30 🗎
             end if:
31 🖨
         end process;
32 end Behavioral;
```

شکل ۲۲ قطعه کد حافظهی ROM



نىمسال ۱۳۹۸–۱۳۹۷




راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado

طراحى سيستمهاى ديجيتال برنامه پذير

طراحی حافظهی Buffer8_9

یک فایل جدید با نامBuffer8_9.vhd ساخته و قطعه کد زیر را در آن مینویسیم.



شكل ۲۳ قطعه كد حافظه

طراحی مدار جذرگیر با استفاده از CORDIC IP CORE


- ۱) در پنجرهی IP Catalog کلمهی CORDIC را جستوجو می کنیم و برروی آن دوبار کلیک می کنیم.
 - ۲) از قسمت Functional Selection گزینهی Square Root را انتخاب می کنیم.
- ۳) بخش Architectural Configuration مشخص می کند که دادههای ورودی به چه صورتی وارد شوند. برای مدار جذر فقط حالت موازي امكان يذير است.
- ۴) بخش Pipelining Mode این امکان را میدهد تا محاسبات بهصورت خطلوله انجامشود. گزینهی No Pipelining را انتخاب می کنیم. بنابراین در هر کلاک یک محاسبه انجام خواهد شد.
- ۵) در بخش Data Format می توان نوع دادهی ورودی را مشخص کرد. چون دادههای ما همگی صحیح هستند، گزینهی UnsignedInteger را انتخاب مي كنيم.
 - ۶) طول دادهی ورودی را ۱۶ قرار میدهیم. طول دادهی خروجی بهصورت خودکار ۹ خواهد بود.
- ۷) بخش Round Mode نوع گرد کردن عدد را مشخص می کند. گزینهی Truncate را جهت حذف تقریب استفاده می کنیم.
- ۸) در بخش AXI Stream Options حالت Flow Control را بهصورت Blocking قرار می دهیم تا در هر کلاک یک عملیات کامل انجام شود. با انتخاب این حالت Latency مدار برابر یک خواهد شد.
- ۹) نام هسته را Square_Root قرار می دهیم و برروی گزینهی OK کلیک کرده و همانند بخش قبل IP Core را تولید مي كنيم.






راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado

شکل زیر نمایی از پنجرهی Customize IP را نشان می دهد.



شکل ۲۴ پنجرهی CORDIC Customize IP

در قسمت IP Sources فايل Square_Root.vho را انتخاب مي كنيم. نحوه ي استفاده از IP Core در فايل آمده است.



شکل ۲۵ کد Instantiation Template در فایل ۲۵

- aclk درواقع کلاک ورودی است.
- منظور از ورودی s_axis_cartesian_tvalod این است که دادهی ورودی معتبر است.
 - ورودی s_axis_cartesian_tdata همان دادهی ورودی است.
 - \bullet خروجی m_axis_dout_tdata همان داده m
 - خروجی m_axis_dout_tvalid نشان میدهد که داده ی خروجی معتبر است.






راهنمای استفاده از IP Core های آماده در محیط Xilinx Vivado

طراحی مدار Top

جهت اتصال ماژولها به یک دیگر، فایلی با نام TOP.vhd ایجاد می کنیم. سپس کد RTL مورد نظر را توصیف می کنیم.




شکل ۲۶ کد توصیف ماژول TOP

طراحی محیط آزمون و شبیهسازی طرح

فایل جدیدی با نام TB_TOP.vhd ایجاد می کنیم و یک نمونه از ماژول TOP در آن ایجاد می کنیم.

جهت شبیه سازی طرح پس از سنتز، در بخش Simulation گزینه ی Run Simulation را انتخاب می کنیم و در ادامه، گزینه ی Run Post-Synthesis Functional Simulation را انتخاب می کنیم.

شکل زیر شکل موج طرح را نشان میدهد با توجه به محتوای ROM طراحیشده، عملیات جذرگیری بهدرستی کار میکند. جهت اضافه کردن سیگنالهای داخلی ماژول TOP به شکل موج، در بخش Scope سیگنال را بهصورت سلسله مراتبی پیدا کرده و برروی آن کلیک راست کنید. سپس گزینهی Add to Wave Window را انتخاب کنید.



شکل ۲۷ شکل موج نهایی طرح