

## FPGA\_HW3 9431022 Report





(6

## الف\_

مقدار سیگنال امگا همواره نامشخص است.

Yasaman Mirmohammad 9431022

پس قابل مقایسه نیستند.

زد=0

ایکس=0

ایگرگ=1(دو بار مقدار دهی، یک بار اول و یکبار آخر، و میدانیم سیگنال ها وقتی پروسس به آخر برسد مقدار میگیرند) این قطعه کد ارور میدهد، فکر کنم دلیل آن این باشد که یک سیگنال دارد همزمان از دوجای متفاوت مقدار دهی میشود.

ب-

ورودی در نهایت به خروجی وصل میشود:دی

در آن قرار میگیرد. SINو مثدار

تمام این اتفاقات به شرط وجود کلاک صورت میگیرد.

sin+نميفهمم دقيقا

چیه، اما اگر درست فهمیده باشم و یک اسم متغیر باشه،اتفاقی که میفته در نهایت اینه که توی خونه ی اول آرایه اون مقدار پیش فرض قرار میگیره و بقیه شون به ترتیب صفر میشن.


ولی خب موفق به شبیه سازیش قطعا نمیشیم مگر اینکه معلوم باشه اون متغیر مقدار و نوعش چیه، که به دلیل ذیق وقت من بررسی نکردم.


(7


هر كدام از سيگنال های كنترلی 1 شوند، مدار رفتار خاصی از خودش نشان ميدهد.


و اگر هیچ کدام 1 نشوند، خروجی وارون میشود و مانند یک وارونگر عمل میکند.


(عملکردش یه چیزی شبیه انکودر اولویت دار میتونه باشه بنظرم؛ ولی اون هم نیست. چیز دیگه ای پیدا نکردم که بنظرم عملکردش همین شکلی باشه) Yasaman Mirmohammad 9431022











8)

برای بیاده سازی تقسیم، از عملگرهای شیفت استفاده میکنیم.

9)

F=1/T => 1/1Mhz=10^6 s

Wait for time => is used

هرکاری کردم نه ویوادو و نه مادل سیم نتونست موج خروجی بده بهم:دی با اینکه منطق شبیه سازی بنظرم درسته.

12)