



Subject
Date

cache

مجموعه پایانی درس معاری کامپیوتر
9422022

2-way associative



$$1 \text{ bit valid} + 14 \text{ bit Tag} + 14 \text{ bit data} = 29$$

$$\text{Total: } 2(29) = 58$$

$$2(14) = 28 \text{ (8)}$$

تکرار ردیف های Index = cache
↓
 $28 = 28$
ردیف

Set 0 : 64×21
Set 1 : 64×21

مجموعه دایره هر کدام 14 بیت (تایم است)


d

9/3/22



جس دور سے پڑھو
گرام

Subject
Date

Miss-Hit-Logic



A	B	A AND B
0	0	1
0	1	0
1	0	0
1	1	1



Subject
Date


a Hazard control unit
for SAYEH

91/3/10/22

گیتن دوم سوره
کراس پایپ لاین برای سایه

1. Draw sayeh pipeline
2. How many registers do you add for creating pipeline?
3. which type of Hazards do we have in SAYEH Pipeline?
4. Design a hazard controller unit.

کراس پایپ لاین شامل این اقدامات است که رجیسترهای بین هر دو مرحله ی پست تر هم قرار می گیرند



اصلی ترین راه حل رفع هازارد: stall (تأخیر در اجرای دستورات)

و در ادامه، به لحاظ این stall ها در هنگام execution stage، به nop

فن بابل

توضیحات

توجه: در معماری کامپیوتر میبینیم، کراس اولیه به صورت سیگنال سیگنال بود، که در آن، حافظه ی دستور و داده، جدا بودند. در معماری مولتی سیگنال، حافظه دستور و داده، یکی هستند. از آنجایی که در کلاس، معماری سیگنال سیگنال برای کامپیوتر میبینیم در گیتن کراس پایپ لاین مورد بررسی قرار گرفت، لذا در کراس پایپ لاین برای سایه هم من طو همین روند کلاس طو رفتیم، و حافظه ی دستور و داده را جداگانه در نظر گرفتیم.

Subject
Date

stall (1)
delayed load (2)

Nop (3)

operand Fw (4)
operand (5)

RAW (1)

WAR (2)

NAW (3)

data hazard (1)
dependency

resource conflict (2)
structural hazard (2)
data hazard (1)
control hazard (3)
Branch Difficulties

Ram \Rightarrow data
Cache \Rightarrow instruction

stall (1)

flush (2)

(idle) Branch target prediction (3)

delayed Branch (4)
Branch target Buffer (5)

Fetch (1)
کپی کردن دستور و انتقال آن به فایف
کپی کردن دستور و انتقال آن به فایف
کپی کردن دستور و انتقال آن به فایف

Noop (6)


Draw Pipeline (1)

number of registers (2)

type of hazards (3)

hazard controller unit (4)

در نهایت اگر چندین دستور در یک فایف قرار بگیرد و یکی از آنها برای اجرای هر دستور فایف داشته باشد



Subject
Date

cache

Instruction
Memory

Data
Memory

Fetch

PC + memory + addressing + instruction memory
PC + ALU logic

Decode

IR + WP + Register File

Execute

Memory

Data Memory

ALU + address Logic + FWD

Write Back

(۱۲)

قیمت سوم:

بررسی بررسی انواع حافظه ها:

* چون حافظه دستور داده یک است، قطعه ها دارد **structural** داریم (صورت دسترسی همزمان با حافظه فکتها پیش می آید).

با توجه به اینکه cache داریم، این مشکل قابل حل است.
می توان گفت داده ها را از رم بخواند و دستورات را از کش.

اگر امکان پذیر نبود، می توان حافظه سریع دیگری قرار داد.

در مورد بررسی دو کارزار دیگر، باید به دستورات نگاه کنیم.

nop	
hit	mil
szf	mih
czf	sp (save pc)
scf	
ccf	{ jpa
cwp	{ jpr
mv r	{ brz (branch if zero)
lda	{ brc (branch if carry)
sta	
inp	awp (wp=wp+1)
oup	
and	
orr	
not	
shl	
shr	

برای دستورات jump و branch، امکان بروز **Control Hazard** وجود دارد.
(branch difficulties)

راه حل: راه حل هایی مانند **noop**، یا پیش بینی Branch، کار کامپیوتر است. (برای قبل از این دستورات **stall** نگذاریم)
اگر خطایم یک راه حل ساده پیشینه دهیم، همان استفاده از **Buffer** برای تعیین کار است.
Branch target Buffer.

یک قطعه سریع در کنار بخش **fetch** اضافه می کنیم تا دستورات **Branch** را در آن ذخیره کنیم.

P4PCO

البته از روش هایی مانند stall دادن (و گذاشتن دستور Noop) که می تونه استفاده کرد
حتی که روش های دیگر دستورات و یا idle (Branch prediction)

بخش Branch target Buffer با در کنار بخش fetch قرار می گیره و برای دستورات Branch باید به این قسمت رجوع کنیم

سلک های کنترلی که کنترل کننده متغیرها هستند و تغییرات می تونن بکنن

بررسی Data Hazard :

MVR	$RD \leftarrow RS$	
lwa	$RD \leftarrow (RS)$	$mvL : RD \leftarrow \{A^*B^*I\}$
sta	$(RD) \leftarrow RS$	$mvH : RD \leftarrow \{I^*A^*B^*I\}$
inp	RD \Rightarrow from RS to RD	
out	RD \Rightarrow from RS to RD	
and	$RD \leftarrow RD \& RS$	
orr	$RD \leftarrow RD RS$	
not	$RD \leftarrow \sim RS$	
shl	$RD \leftarrow SL \ll RS$	
shr	$RD \leftarrow SL \gg RS$	
add	$RD \leftarrow RD + RS + C$	
sub	$RD \leftarrow RD - RS - C$	
mul	$RD \leftarrow RD * RS$ (16 bit)	
cmp	$RD \> RS$ (مقایسه)	

در اینجا به پشته هم قرار گرفتن بعضی از دستورات، ممکن است مشکلی ایجاد شود مثلا:

$$\begin{cases} \text{add: } R_D \leftarrow R_D + R_S + C \\ \text{sub: } R_D \leftarrow R_D - R_S - C \end{cases} \Rightarrow \text{WAW}$$

و

$$\begin{cases} R_D \leftarrow R_D / R_S & (\text{And}) \\ R_D \leftarrow \sim R_S & (\text{not}) \end{cases} \Rightarrow \text{WAW}$$

راه حل:

استفاده از دستور nop (که منبر دستورات خود به هم نمی‌رسند!)

یا لغوش کار از آن است که از operand forwarding (که در پیش می‌بینیم) شود



مداری کار می‌شود که ورودی و خروجی را تحویل می‌دهد

سریک operand در کنترلتش fetch واحد fw unit

Data Hazards

RAW
✓

WAW
✓

WAR
X


- { ① Hazard Detection Unit \Rightarrow در کل این بخش هاردار
 ② forwarding Unit \Rightarrow در کس fetch \Rightarrow برای Data Hazard


- ③ یک حافظه سریع (Branch target Buffer) در کس ~~fetch~~ بخش fetch
 ④ در صورت لزوم یک قطعه سریع برای رفع مشکل structural هاردار (که بعداً است اگر
 معروف کنی و درست مدیریت کرده باشی، اینجا شود)

تغییرات:

- ✓ نیاز به تغییرات در بخش برای پایداری
- ✓ برای ارفاق هاردارهای به وجود آمده
- ✓ رسم پایداری در بخش
- ✓ حلای و کس برای هاردارها (پایداری و پایداری به هاردار)







✓ تکرار بهینه‌سازی شده: ۴ عدد
 ✓ انواع هاردها: RAW و WAW
 (WAR ندارد)

طرح پایپ لاین: دستگاه سیگنال

توضیحات:

یک تناقضی در اینجا برای من پیش آمد، طرح دستگاه سیگنال
 همانند معماری میس، به دو حالت کار می‌کند و در دستور
 نیازمند است. حال آنکه در سیگنال، ما یک معماری مبتنی بر
 داریم و IR داریم (تفصیل‌شده که در مباحثی سیگنال داریم)
 به هر حال من طبق گفته‌ی تدریس‌ی‌ایران و طبق کتاب‌های
 که گفته‌ی پایپ لاین را فقط در حالت سیگنال سیگنال مورد بررسی
 قرار داده بودند، عمل کردم.

