远程云端硬件实验平台

实验流程操作手册 Xilinx

欢迎使用远程云端硬件实验平台，本文将简述如何在个人 PC 机上通过 Quartus II 本地编程，远程远端 FPGA 硬件验证的流程。

阅读提示：至少掌握一种硬件描述语言。

编程环境：Win10 PC。

软件要求：Vivado 2018.3、Google Chrome 64 位。网址


完整软件流程如下：

1. Vivado 工程创建-本地编程-分配管脚-布局布线生成 BIN 文件。
2. 登录远程云平台-绘制实验模型-远程 FPGA 烧写。

注：两个平台使用先后顺序没有要求。请根据个人习惯操作。

远程云端硬件实验平台流程

1. 通过 Google 浏览器访问远程云平台，输入用户名、密码、选择学生角色点击登录。



2. 鼠标悬停在网页右上角，确认硬件设备连接情况。



3. 鼠标单击左侧实验面板。



4. 在右侧器件面板展开逻辑器件菜单，这里以自定义逻辑器件为例，鼠标选择自定义管脚 FPGA。



5. 将自定义管脚 FPGA 拖拽到页面中心实验图纸上。出现如下图对话框。




6. 添加输入输出管脚，根据设计只需要两个输入管脚一个输出管脚，故在输入管脚配置一栏添加两个单 bit 管脚，在输出管脚配置一栏添加一个单 bit 管脚，关闭时钟复位显示，连接管脚编号依次顺延即可。此处需注意，如下图

添加输出管脚一栏显示的“连接管脚”号就是我们在 FPGA 工程分配管脚的依据。确定了“连接管脚”号在按照页面下载的文档《二代远程管脚对应关系.xlsx》根据表格中编号确认 FPGA 管脚名称。


	A	B	C	D	E	F	G	H	I
10		输入管脚				输出管脚（FPGA输出，STM32输入）			
11	编号	FPGA	备注	备注		编号	FPGA	备注	备注
12	0	B9	GPIO22			0	L14	GPIO5	
13	1	D11	GPIO33			1	M14	GPIO6	
14	2	B11	GPIO25			2	L15	GPIO3	
15	3	B12	GPIO26			3	M15	GPIO4	
16	4	A10	GPIO23			4	K13	GPIO7	
17	5	B10	GPIO24			5	L13	GPIO8	
18	6	J13	GPIO0			6	L12	GPIO9	
19	7	K15	GPIO1			7	T9	GPIO10	
20	8	K16	GPIO2			8	C6	GPIO43	
21	9	P6	GPIO16			9	D6	GPIO44	
22	10	D10	GPIO17			10	D5	GPIO45	
23	11	C8	GPIO18			11	A2	GPIO49	
24	12	C9	GPIO19	UART6_TX		12	D3	GPIO54	
25	13	A8	GPIO20	UART6_RX		13	C4	GPIO55	




7. 添加管脚之后点击“完成设置”。图纸中央会出现如下图所示的自定义管脚的逻辑器件。




8. 接下来在图纸中添加实物器件菜单中 LED 灯，基础器件中的两个位输入。如下图所示。



9. 如下图所示连接好输入输出器件，连接好导线之后。
   Tip：器件连线，鼠标单击器件引出的管脚一次即可引出一根导线，再单击另一个器件的管脚即可实现导线连接。



10. 再开始使用之前，点击导出实验模型，把模型存储到本地备份。



11. 至此一个逻辑器件就创建完成。

VIVADO 工程创建

1. 建立工程文件：

选择开始>程序>Xilinx Design Tools>Vivado 2018.3，运行 Vivado 软件。或者双击桌面上的 Vivado 2018.3 的图标运行 Vivado 软件，出现如图 1-1 所示界面。

注：此实验流程是基于 win 平台编写的，docker 平台 vivado 软件版本为 2018.3 逻辑基本一致。




图 1-1 Vivado 软件运行界面

选择软件中的菜单 File>New Project …或者点击 Quick Start 下的 Create Project 图标新建一个工程。点击后如图 1-2 所示。点击图 1-2 中的 NEXT 进入工作目录。




图 1-2 新建工程对话框

工程名的设定对话框如图 1-3 所示。第一个输入框 Project name 为工程名称输入框，用户可以自定义设定在此参考实验中工程名字命名为

project_1，第二个输入框 project Location 为工程路径选择，用户可以通过点击此输入框后方的…选择工程路径如图 1-4 所示，选择工作路径之后单击 select。或者在第二个输入框 project Location 输入 D:/zynq_vivado 工作路径来设定工程的目录，此路径不唯一，仅供参考，用户可以根据习惯自定义路径。选中路径之后，请勾选 create project subdirectory（创建工程子目录），勾选后软件会自动创建工程子目录，方便管理我们在此路径下创建的多工程。确认好工程名称和路径之后单击 NEXT。

注：工程存放位置不可为中文路径。




图 1-3　指定工程名称及工作目录




图 1-4　指定工作目录

单击 NEXT 后，如图 1-5 所示，这里按默认选项 RTL project 即可(务必勾选 Do notspecify sources at this time)接下来点击 NEXT 进行器件选择对话框。




图 1-5 RTL Project

根据远程云端硬件实验平台上的硬件芯片型号选择 Artix-7 系列器件，芯片详细型号为 xc7a35tftg256-1。用户可以根据不同的硬件设备型号进行选择。这里有两种快速锁定芯片方法：第一种在对话框的左上方的 Family 下拉菜单中选取 Artix-7，在中间右边的 Package 下拉菜单中选取 ftg256，在 speed 中选择-1，在左下,5 个候选中选择 xc7a35tftg256-1 如图 1-6 所示。




图 1-6 器件选择界面

第二种是在 search 一栏中输入 xc7a35tftg256-1 如图 1-7 所示。选择

正确的器件之后单击 NEXT。




图 1-7 器件选择界面

如图 1-8 所示，是我们创建的工程信息概况信息，请仔细确认一遍信息无误之后，单击 FINISH 完成工程的创建。




图 1-8 工程信息概况

图 1-9 为，VIVADO 软件主界面各个功能选项的简单说明。详细使用技巧在后续工程中会以实操方式介绍。




图 1-9 软件主页面图

2. 创建设计文件：

在设计工程中创建设计文件有两种方式，一是如图 2-1 所示单击左侧工具栏 Add Sources 进行创建。二是如图 2-2 所示单击 File 下拉菜单的 Add Sources…进行创建快捷键为 Alt+A。




图 2-1




图 2-2

单击 Add Sources 出现图 2-3 所示的新建设计文件类型选择窗口。这里我们以建立 Verilog 设计文件为例进行说明，首先勾选 Add or create design sources，单击 NEXT。创建约束文件、仿真文件等方法与之基本相同。




图 2-3　新建设计文件选择窗口

点击 Create File 创建一个三八译码器设计文件，如图 2-4 所示。




图 2-4　Vivado 创建设计文件对话框

点击 Create File 后会弹出如图 2-5 所示的窗口，在 File type 一栏中选择语言类型为 Verilog，在 File name 一栏中输入设计文件名称 prj_1（命名可以根据习惯自定义）。单击 OK。




图 2-5　Create source file 对话框

单击 OK 后，如图 2-6 文件框内可以看见创建的 prj_1.v 文件，接下来点击 Finish。




图 2-6　设计文件的端口定义

如图 2-7 所示，需要在此提示框内定义输入输出端口类型及其名称，左侧的“+”号表示添加端口“-”号表示删除。在 Port Name 一栏中输入端口名称，在 Direction 一栏中选择端口方向。在这个例子里，需要定义两个输入为 A、B 定义一个输出为 C。定义好端口之后单击 OK。




图 2-7 设计文件的端口定义

如图示 2-8，双击创建的设计文件 prj_1.v，可以在右侧预览到设计文件程序，可以看到 prj_1.v 文件中自动生成了我们刚刚添加的端口名称以及端口属性。接下来用户需根据设计思路在 prj_1.v 中补充 Verilog 设计语句。




图 2-8

3. 对设计文件进行综合：

Vivado 综合，单击软件左侧工具栏 synthesis 下的 Run Synthesis。如图 3-1 所示。也可以单击软件上方工具栏相同的图标。





图 3-1　Vivado 综合

根据本机 CPU 线程数量选择 Number of jobs（不能大于本机线程数）单击 OK



如图 3-2 在进行设计文件综合分析过程中，如果设计文件有错，在软件的下方信息提示栏中会提示错误的原因和位置，以便于使用者进行修改直到设计文件无错。




图 3-2　Vivado 综合

整个设计综合完成，软件会提示如图 3-3，选择是否 Run Implementation 或是 open synthesized design 或是 view reports。这里我们选择 view reports 单击

OK 即可。




图 3-3　Vivado 综合结束

4.　行为仿真：

点击 Add Sources（添加设计文件）-Add or create simulation sources（添加或创建仿真文件），如图 4-1 所示。




图 4-1　Vivado 界面

单击 Next 之后单击 Create File（生成文件）如图 4-2 所示。




图 4-2　Vivado 界面

单击 Create File 之后会出现如图 4-3 所示的内容，这里需要给文件起一个名字，严谨的命名方式为”工程名_TB/工程名_tb”。文件类型选择 Verilog。之后单击 OK




图 4-3　Vivado 界面

填写完毕后，单击 OK，单击 Finish，会提示添加端口信号，根据编写要求，我们不需要给测试文件头部添加端口，所以单击 Cancel 即可。如图 4-4。




图 4-4　Vivado 界面

单击 Cancel 软件会提示如图 4-5 确认是否进行 Cancel 操作，点击 Yes 即可。




图 4-5　Vivado 界面

如图 4-6 此时在设计文件对话框内找到新建的测试 TB 文件，测试激励信号需要手动编写。按照标准编写方式对测试设计文件进行补充后，会出现 TB 设计文件对主工程文件 prj_1.v 的一个调用如图 4-6，出现层级调用结构。如果没有出现如图所示的层级结构请检查 TB 文件中的例化部分是否正确。代码请参阅样例工程。




图 4-5　Vivado 界面




图 4-6　Vivado 界面

接下来点击的软件左侧操作栏中的 Run Simulation-Run Behavioral Simulation 如图 4-7




图 4-7　Vivado 界面

软件运行一会后即可才界面上观察仿真波形（波形出现初期请点击波形窗口栏左侧工具的箭头所致的 Zoom Fit 按钮进行全局观测，Zoom Fit 按钮左侧的两个按钮分别是以图中黄线为基准的波形缩小和放大）。请对照设计观察输出波形信号是否达到预期。如果没有请检查设计代码或激励信号。如果点击 zoom Fit 按钮后发现波形不完整，可能是仿真时间太短导致波形不完整。可以更改软件上方的仿真时间，更改仿真时间后请点击时间栏左侧的三角。如图 4-8。




图 4-8　Vivado 仿真波形界面

5.　添加管脚约束：

管脚约束文件，即.XDC 文件，一般情况，生成后会在“工程名.srcs\constrs_1\new”文件夹中。添加管脚约束有两种方式，一种直接加入写好的约束文件，另一种是综合后，添加管脚约束，推荐初学者使用第二种方式。

注意：添加管脚约束请对照表格“二代远程管脚对应关系”。

第一种：直接加入写好的约束文件：

单击 Add Sourcess。

选择 Add or create constraints 然后单击 Next 如图 5-1




图 5-1　Vivado 界面

单击 Add Files 如图 5-2。




图 5-2　Vivado 界面

选中.xdc 文件，然后点击 OK。再点击 Finish 完成。添加成功后在 sources 窗口中可以找到刚刚添加的.xdc 文件。如图 5-3




图 5-3 添加 XDC 文件

约束文件介绍与编写方法如下：

XDC 是 Xilinx Design Constraints 的简写，其基础语法源自业界统一的约束规范 SDC。

XDC 的基本语法：

基本语法可以分为时钟约束、I/O 约束以及时序例外约束三大类，这里我们只需要了解前两种约束即可。

✧　以时钟端口为例约束编写格式如下：

首先设置时钟端口特性 IO 的电平标准为 1.8V

例：set_property IOSTANDARD LVCMOS18 [get_ports {Clk}]

解析：　“set_property IOSTANDARD”为设置端口特性的标准格式，无须改动。

“LVCMOS18”代表的是设置端口电平为 1.8V，这里的电平参数不唯一可以更具设计要求修改为 LVCMOS33 或 LVCMOS25。

“[get_ports {Clk}]”指定被设置的端口，其中[get_ports{ }]为标准格式，{ }内只需要填写被设置的端口名称即可，这里注意端口名称区分大写小，请和设计文件的端口名称一致。

✧ **设置端口引脚：**

例：set_property PACKAGE_PIN Y8 [get_ports {Clk}]

解析： “set_property PACKAGE_PIN Y8”前半部分 set_property PACKAGE_为标准格式，我们只需要更改_后面的 PIN Y8 即可，根据我们的硬件手册或实验指导书尾页可以找的时钟端口在硬件中连接到核心芯片的哪个管脚上。我们根据管脚的不同进行修改即可。

“[get_ports {Clk}]” 指定被设置的端口，其中[get_ports{ }]为标准格式，{ }内只需要填写被设置的端口名称即可，这里注意端口名称区分大写小，请和设计文件的端口名称一致。

上面的例子为单比特信号的设置电平标准和引脚，多比特信号设置大体相似只需要修改{}内容即可。

例{data[0]}，表示对 data[0]为进行设置。

其他约束需要视情况而定，如果在工程运行中出现错误，在软件的运行报告中会给出约束建议，我们只需要根据建议在 XDC 文件中添加对应约束即可。

第二种：综合后，添加管脚约束：

综合工程，如图 5-4 所示。点击图示的绿色三角，也可以单击左侧菜单栏 Run Synthesis（快捷键 F11）。




图 5-4 Vivado 综合界面

Run Synthesis 结束时软件提示如下图 5-5，请选择 Open Synthesized Design 点击 OK。




图 5-5 Vivado 综合界面

在 vivado 软件 Window 下拉列表找 I/O Ports 并单击，如图 5-6




图 5-6 Vivado 综合界面

点击 I/O Ports，进行管脚分配以及电平设置（如图 5-7）在 site 栏内编辑硬件端口号，I/O Std 栏选择电压建议选择 LVCMOS33，CTRL+S 保存约束文件，给.XDC 文件命名，生成 XDC 文件，并保存。





图 5-7　Vivado 综合界面


选择上述一种方法创建管脚约束，根据远程云平台绘制的自定义器件模型结合管脚对照表“二代远程管脚对应关系”填写管脚约束，到此工程管脚约束文件创建完毕。

6. 综合并且产生 Bin 文件：


在进行软件综合之前，需要对软件进行设置，点击如下图所示的齿轮标志。




选中右侧 project settings 菜单下的 Bitstream，如下图勾选-bin_file。点击 apply。点击 ok。




点击工具栏的 Generate Bitstream。




单击 yes。



根据本机 CPU 线程数量选择 Number of jobs（不能大于本机线程数）单击 OK。



勾选 view reports，点击 ok。



到此我们 VIVADO2018.3 软件已经生成一个我们需要的 BIN 文件。

回到远程云端实验平台界面，单击“烧写 FPGA”选择 BIN 文件上传，点击“运行实验”，观察页面实验现象。

