



**INSTITUT SUPÉRIEUR
INDUSTRIEL DE BRUXELLES**
RUE ROYALE 150, 1000 BRUXELLES (BELGIUM)

**Laboratoire de Modulation : P.C.M. Receiver / Transmitter
system**

Étudiants :

Yassine AMINE EL JAZAR

Daoud M'RABET

Alexis ARELLANO CHALUISA

Professeur :

Ing. M. Garcia Acevedo

Contents

INSTITUT SUPÉRIEUR	i
INDUSTRIEL DE BRUXELLES	i
1 Introduction au laboratoire.....	2
2 Rappels théoriques	3
2.1 Chaîne globale (émetteur → canal → récepteur)	3
2.2 Échantillonnage et reconstruction.....	3
2.3 Structure de trame et répartition en <i>timeslots</i>	3
2.4 Synchronisation : modes de connexion (3 fils → 2 fils → 1 fil).....	4
2.5 Synchronisation : modes de connexion (3 fils → 2 fils → 1 fil).....	4
2.5 Lecture fréquentielle par FFT	5
3 Mode opératoire et utilisation du système Modicom 3	5
3.1 Présentation rapide du Modicom 3	5
3.2 Mise en place et conditions initiales	6
3.3 Manipulation 1 — “Connection Mode 1” (3 liaisons) : validation TX→RX	7
3.4 Manipulation 2 — Mode “SLOW”, compréhension de la trame (15 timeslots).....	9
3.5 Manipulation 3 — “Connection Mode 2” (2 liaisons) : synchro par séquence	10
3.6 Manipulation 4 — “Connection Mode 3” (1 liaison) : régénération d’horloge.....	11
3.7 Manipulation 5 — Codes de contrôle d’erreur : parité et Hamming	12
4 Analyse et discussion des résultats.....	13
4.1 Validation de la chaîne complète en “Connection Mode 1” (3 liaisons).....	13
4.2 Mode “SLOW” : compréhension de la trame (15 timeslots).....	14
4.3 “Connection Mode 2” (2 liaisons) : synchronisation par séquence	14
4.4 “Connection Mode 3” (1 liaison) : régénération d’horloge.....	14
4.5 Contrôle d’erreurs : parité et Hamming + switched faults + niveau DC	14
5 Conclusion	15

1 Introduction au laboratoire

Cette Pratique 3 de Laboratoire de Modulation vise à étudier expérimentalement une chaîne de transmission numérique basée sur la PCM (Modulation par Impulsions Codées) avec TDM (Multiplexage Temporel), au moyen du système pédagogique MODICOM 3 (carte émetteur + carte récepteur). L'objectif est de comprendre comment une information analogique est convertie en données numériques organisées en trames, transportée sur le lien, puis reconstruite au niveau du récepteur.

Le banc MODICOM 3 met à disposition des signaux internes (sinusoïdes synchronisées 1 kHz et 2 kHz, ainsi que des niveaux DC (Courant Continu) réglables) et deux vitesses de fonctionnement : FAST (rapide) pour l'exploitation en temps réel et SLOW (lent) pour observer plus facilement les signaux de contrôle et les flux de données. Les mesures réalisées à l'oscilloscope (entrée analogique, horloge, trame/flux PCM, sortie reconstruite) seront complétées par une analyse fréquentielle via la FFT (Transformation de Fourier Rapide) afin de relier les observations temporelles au spectre.

Enfin, la manipulation aborde la robustesse d'une transmission numérique grâce à des mécanismes de contrôle d'erreurs : génération/vérification du bit de parité ODD/EVEN (impair/pair) et utilisation du code de Hamming, permettant d'étudier la détection et/ou la correction d'erreurs (1 bit). Le module autorise également l'activation de défauts commutés afin d'observer l'effet direct des perturbations et l'intérêt pratique des codes de détection/correction dans un système réel.

2 Rappels théoriques

2.1 Chaîne globale (émetteur $\rightarrow$ canal $\rightarrow$ récepteur)

Le banc MODICOM 3 est un système didactique Émetteur/Récepteur PCM (Modulation par Impulsions Codées) à deux voies analogiques. L'émetteur :

1. Échantillonne chaque voie,
2. Quantifie/code via une ADC (Convertisseur Analogique-Numérique),
3. Multiplexe dans le temps les mots binaires des deux voies avec le TDM (Multiplexage par Division de Temps),
4. Transmet ensuite en série vers le récepteur.

Le récepteur réalise l'opération inverse : démultiplexage temporel, décodage (avec contrôle d'erreurs si activé) et reconstruction par DAC (Convertisseur Numérique-Analogique).

2.2 Échantillonnage et reconstruction

Le critère de Shannon-Nyquist impose que la fréquence d'échantillonnage soit au moins le double de la fréquence maximale du signal (signal bande limitée), sinon on observe de l'aliasing (repliement spectral). La pratique précédente détaille aussi la reconstruction idéale (somme de sinc).

Dans cette pratique, on s'en sert surtout pour justifier que des sinusoïdes (ex. 1 kHz et 2 kHz) peuvent être correctement récupérées si l'échantillonnage interne du MODICOM 3 est suffisant.

2.3 Structure de trame et répartition en *timeslots*

L'émetteur fonctionne par trame temporelle composée de 15 timeslots (créneaux temporels) numérotés 0 à 14 :

- Timeslot 0 : réservé à la synchronisation (si le générateur est activé).
- Timeslots 1 à 7 : transmission du mot 7 bits correspondant à la dernière valeur échantillonnée de la voie 0, avec le LSB (Bit de Poids Faible) envoyé en premier.

- Timeslots 8 à 14 : transmission du mot 7 bits de la voie 1, avec LSB (Bit de Poids Faible) en premier.

Le signal TX T0 (Transmitter timeslot 0 / repère du timeslot 0) permet de repérer le timeslot 0 et donc d'aligner la trame côté récepteur.

2.4 Synchronisation : modes de connexion (3 fils → 2 fils → 1 fil)

Pour décoder correctement le flux série, le récepteur doit :

- Disposer d'une horloge cohérente,
- Connaître l'alignement des timeslots (synchronisation de trame).

Connection Mode 1 (3 connexions) : DATA (données) + CLOCK (horloge) + TX T0 (repère de trame).

Connection Mode 2 (2 connexions) : suppression de TX T0 ; un code pseudo-aléatoire de synchronisation est envoyé dans le timeslot 0 et détecté par le SYNC CODE DETECTOR (Détecteur de Code de Synchronisation). Le récepteur devient "frame synchronised" (synchronisé en trame).

Connection Mode 3 (1 connexion) : suppression du CLOCK. L'horloge est régénérée à partir des transitions du signal DATA via une PLL (Boucle à Verrouillage de Phase) et un VCO (Oscillateur Commandé en Tension), avec ajustement possible du VCO pour maintenir l'accrochage.

2.5 Contrôle d'erreurs : parité et Hamming

Deux options principales :

- Odd parity (Parité impaire) : 6 bits de données + 1 bit de parité, permettant la détection d'une erreur d'un bit.
- Hamming (Code de Hamming) : 4 bits de données + 3 bits de contrôle, permettant la détection et correction d'une erreur d'un bit.

Le manuel propose aussi des switched faults (défauts commutables) pour créer des erreurs et observer l'intérêt du contrôle d'erreurs.

2.5 Lecture fréquentielle par FFT

La FFT (Transformée de Fourier Rapide) sert à visualiser le spectre : pics à 1 kHz, 2 kHz, bruit, distorsion, etc. Dans ce labo, elle permet surtout de valider la fréquence transmise et d'observer l'impact du bruit/quantification/défauts.


3 Mode opératoire et utilisation du système

Modicom 3

3.1 Présentation rapide du Modicom 3

Le Modicom 3 est un banc didactique dédié à l'étude de la PCM (Modulation par Impulsions Codées). Il permet d'observer la chaîne complète : conversion par ADC (Convertisseur Analogique-Numérique), transmission sous forme de trame (frame) découpée en timeslots (créneaux temporels), puis reconstruction au récepteur via DAC (Convertisseur Numérique-Analogique).

L'objectif de cette pratique est de valider la transmission TX (Transmitter/Émetteur) → RX (Receiver/Récepteur), la synchronisation (horloge + synchro) et l'impact de la quantification/bruit/erreurs selon les manipulations.






Figure 1 Vue d'ensemble du système Modicom 3 (modules TX et RX).

3.2 Mise en place et conditions initiales

La mise en route nécessite :

1. Le raccordement d'alimentation conformément au schéma fourni.
2. La vérification des réglages initiaux recommandés (MODE FAST, générateurs de synchro et switched faults sur OFF, etc.).
3. Le contrôle des niveaux d'entrée afin d'éviter la saturation de l'ADC (Convertisseur Analogique-Numérique).




Figure 2 Câblage d'alimentation du banc Modicom 3.

3.3 Manipulation 1 — “Connection Mode 1” (3 liaisons) : validation TX→RX

Valider la chaîne complète analogique → ADC → trame PCM → DAC → analogique, et comparer les signaux à l’entrée et à la sortie.

Câblage (Mode 1 – 3 liaisons)

Le récepteur reçoit explicitement : Clock (horloge), Sync (synchro) et Data (données) depuis le transmetteur.




Figure 3 Connection Mode 1 (3 liaisons) entre TX et RX.




Figure 4 Signaux analogiques d’entrée (signal_analogique_1khz_2khz.png)




Figure 5 Signal PCM (signal_pcm_1khz.png)




Figure 6 Reconstruction analogique côté RX : vérification des niveaux ($\approx 8 V_{pp}$).

Une amplitude d'entrée trop élevée peut saturer l'ADC (Convertisseur Analogique-Numérique), entraînant une distorsion visible lors de la reconstruction.




Figure 7 Comparaison temporelle et/ou FFT des signaux analogiques (entrée/sortie)”




Figure 8 FFT (Transformée de Fourier Rapide) du signal analogique (entrée ou sortie).

3.4 Manipulation 2 — Mode “SLOW”, compréhension de la trame (15 timeslots)

Visualiser la trame “au ralenti” afin d’identifier l’affectation des bits par timeslot. Une trame comporte 15 timeslots (0 à 14) ; typiquement, le timeslot 0 est réservé à la synchronisation, 1–7 pour CH0 et 8–14 pour CH1, avec transmission du LSB (Least Significant Bit / bit de poids faible) en premier.




Figure 9 Signal PCM en mode SLOW : visualisation des bits/timeslots.




Figure 10 Signal bruit PCM en mode SLOW : visualisation des bits/timeslots.

3.5 Manipulation 3 — “Connection Mode 2” (2 liaisons) : synchro par séquence

Réduire le nombre de liaisons en supprimant une ligne dédiée et en assurant la synchro via une séquence (SYNC CODE GENERATOR/DETECTOR).




Figure 11 Connection Mode 2 (2 liaisons) entre TX et RX.

3.6 Manipulation 4 — “Connection Mode 3” (1 liaison) : régénération d’horloge

Transmettre uniquement DATA et reconstruire CLOCK côté récepteur via le bloc Clock
Regeneration (Régénération d’horloge).




Figure 12 Connection Mode 3 (1 liaison) + Clock Regeneration.




Figure 13 Mesure de la fréquence d’horloge.




Figure 14 Observation conjointe clock/données à l'oscilloscope.

3.7 Manipulation 5 — Codes de contrôle d'erreur : parité et Hamming

Mettre en évidence la détection d'erreurs (EVEN/ODD PARITY) et la correction (Hamming). Des switched faults peuvent être activés pour forcer une erreur et observer son impact sur la trame et/ou la reconstruction.




Figure 15 Influence du niveau DC d'entrée sur la trame PCM (DATA) sur la liaison TX→RX.)

Cette capture montre la trame DATA/PCM (Modulation par Impulsions Codées) sur la liaison TX (Transmetteur) → RX (Récepteur). La variation du niveau DC (Courant Continu) modifie la quantification de l'ADC (Convertisseur Analogique-Numérique), ce qui se traduit par un

changement du motif binaire transmis. On observe alors une modification de la structure/densité des impulsions et de la stabilité de la trame reçue.




Figure 16 Spectre (FFT) avec faute forcée : augmentation de composantes parasites/bruit sur DATA

Le spectre FFT (Transformée de Fourier Rapide) du signal DATA est large bande, ce qui est typique d'un signal numérique à fronts rapides (présence de nombreuses harmoniques). La répartition spectrale dépend de la séquence binaire et du débit, et permet d'estimer l'occupation fréquentielle du train de données.

4 Analyse et discussion des résultats

Ce chapitre discute les observations du Chapitre 3 en reliant les mesures temporelles (oscilloscope) et fréquentielles FFT (Transformation Rapide de Fourier) aux mécanismes de la chaîne PCM (Modulation par Impulsions Codées) : échantillonnage, quantification, trame TDM (Multiplexage par Division de Temps), synchronisation et contrôle d'erreurs.

4.1 Validation de la chaîne complète en “Connection Mode 1” (3 liaisons)

En Connection Mode 1, la présence simultanée de CLOCK (horloge), TX T0 (repère de trame) et DATA (données) rend la synchronisation simple et robuste : le récepteur peut verrouiller l'horloge et identifier sans ambiguïté le début de trame. Les résultats (Chap. 3) montrent une reconstruction analogique cohérente, confirmant le bon fonctionnement global ADC (Convertisseur Analogique-Numérique) → trame PCM → DAC (Convertisseur Numérique-

Analogique). La qualité dépend toutefois du respect de l'amplitude recommandée afin d'éviter la saturation de l'ADC (distorsion visible à la reconstruction).

4.2 Mode “SLOW” : compréhension de la trame (15 timeslots)

Le mode SLOW permet d'observer clairement l'organisation TDM : 15 timeslots (0 à 14), avec un timeslot réservé à la synchronisation et deux groupes associés aux canaux CH0 et CH1. L'observation “au ralenti” met en évidence la répétitivité de la structure et facilite l'interprétation LSB (Least Significant Bit) en premier. La comparaison trame “propre” / trame plus bruitée illustre que des perturbations modifient la stabilité du motif binaire et peuvent dégrader la reconstruction, même si la fréquence analogique globale reste identifiable.

4.3 “Connection Mode 2” (2 liaisons) : synchronisation par séquence

En supprimant TX T0, la synchronisation de trame est assurée par une séquence dédiée générée par SYNC CODE GENERATOR et détectée par SYNC CODE DETECTOR. L'avantage principal est la réduction du câblage (2 liaisons au lieu de 3). En contrepartie, la robustesse dépend de la détection correcte de la séquence : en cas de défauts ou de perturbations, le risque de perte d'alignement de trame est plus élevé qu'en Mode 1.

4.4 “Connection Mode 3” (1 liaison) : régénération d'horloge

Le Mode 3 transmet uniquement DATA ; le récepteur régénère alors l'horloge via Clock Regeneration basée sur PLL (Boucle à Verrouillage de Phase) et VCO (Oscillateur Commandé en Tension). Ce mode est le plus “économe” en câblage, mais aussi le plus sensible : la qualité des transitions de DATA (bruit, jitter) conditionne la stabilité de l'horloge régénérée et donc la fiabilité du décodage/démultiplexage. Les observations horloge/données (Chap. 3) confirment l'importance de l'ajustement VCO pour maintenir l'accrochage.

4.5 Contrôle d'erreurs : parité et Hamming + switched faults + niveau DC

Cette partie met en évidence :

- Parité (ODD/EVEN) : détection d'erreur (sans localisation).
- Hamming : ajout de bits de contrôle permettant l'identification/correction d'erreurs (1 bit typiquement).

L'activation de switched faults (défauts commutables) force des erreurs afin d'observer leur impact sur la trame et/ou la reconstruction. La Figure 15 (Chap. 3) montre aussi l'influence du niveau DC (Courant Continu) : en modifiant la quantification à l'ADC, on modifie directement le motif binaire transmis.

Sur le plan fréquentiel, la FFT (Transformée de Fourier Rapide) d'un signal DATA est naturellement large bande (flancs rapides → harmoniques), et des défauts peuvent redistribuer l'énergie spectrale / ajouter des composantes parasites (Figure 16, Chap. 3).

5 Conclusion

Cette pratique a permis de valider expérimentalement une chaîne de transmission PCM (Modulation par Impulsions Codées) sur le banc Modicom 3, depuis l'entrée analogique jusqu'à la reconstruction au récepteur, en mettant en évidence le rôle de l'ADC (Convertisseur Analogique-Numérique), du format de trame TDM (Multiplexage par Division de Temps) et du DAC (Convertisseur Numérique-Analogique).

Les trois modes de connexion ont montré le compromis câblage/robustesse : le Mode 1 (CLOCK + T0 + DATA) est le plus simple et le plus stable, tandis que les Modes 2 (synchro par séquence) et 3 (régénération d'horloge par PLL/VCO) réduisent les liaisons au prix d'une sensibilité accrue aux perturbations et au jitter.

Les mécanismes de contrôle d'erreurs (parité et Hamming) ont illustré l'intérêt de la détection/correction face aux défauts forcés (switched faults). Enfin, la variation du niveau DC a confirmé l'impact direct de la quantification sur le motif binaire transmis. En perspectives, une étude quantitative via une mesure de type BER (Bit Error Rate) et une analyse plus systématique des limites de saturation ADC et de maintien de synchronisation (Modes 2 et 3) permettraient de caractériser finement la robustesse du système.