

计组强化结课考试

注：本试卷难度、答题量略高于真题

一、某计算机中，`int` 为 32 位补码整数，`float` 采用 IEEE 754 单精度格式。执行：`float f = (float)x;`

1. `x` 的机器数为 `01000001H`。真值=16777217
2. `x` 的机器数为 `01000003H`。真值=16777219
3. `x` 的机器数为 `08000007H`。真值=134217735
4. `x` 的机器数为 `F7FFFFFFH`。真值=-134217737
5. `x` 的机器数为 `0FFFFFFFH`。真值=268435455


针对每个 `int` 变量，写出强制转换为 `float` 后的十六进制机器数。

二、【2024 真题43改编】(13+4 分) 假定计算机 M 字长为 32 位，按字节编址，采用 32 位定长指令字，指令 `add`、`slli` 和 `lw` 的格式、编码和功能说明如图 (a) 所示。

指令	31	25	24	20	19	15	14	12	11	7	6	0	指令功能说明
<code>add</code>	0000000	rs2	rs1	000	rd	0110011							$R[rd] \leftarrow R[rs1] + R[rs2]$
<code>slli</code>	0000000	shamt	rs1	010	rd	0010011							$R[rd] \leftarrow R[rs1] \ll \text{shamt}$
<code>lw</code>		imm	rs1	010	rd	0000011							$R[rd] \leftarrow M[R[rs1] + \text{imm}]$

(a)

其中， $R[x]$ 表示通用寄存器 x 的内容， $M[x]$ 表示地址为 x 的存储单元内容，`shamt` 为移位位数，`imm` 为补码表示的偏移量。图 (b) 给出了计算机 M 的部分数据通路及其控制信号（用带箭头虚线表示），其中， A 和 B 分别表示从通用寄存器 `rs1` 和 `rs2` 中读出的内容； $IR[31:20]$ 表示指令寄存器中的高 12 位；控制信号 `Ext` 为 0、1 时扩展器分别实现零扩展、符号扩展，`ALUctr` 为 000、001、010 时 `ALU` 分别实现加、减、逻辑左移运算。请回答下列问题。




(b)

- 1) 计算机 M 最多有多少个通用寄存器？为什么 `shamt` 字段占 5 位？（2 分）
- 2) 执行 `add` 指令时，控制信号 `ALUbsrc` 的取值应是什么？若 `rs1` 和 `rs2` 寄存器内容分别是 `8765 4321H` 和 `9876 5432H`，则 `add` 指令执行后，`ALU` 输出端 `F`、`OF` 和 `CF` 的结果分别是什么？若该 `add` 指令处理的是无符号整数，则应根据哪个标志判断是否溢出？（5 分）

- 3) 执行 slli 指令时, 控制信号 Ext 的取值可以是 0 也可以是 1, 为什么? (2 分)
- 4) 执行 lw 指令时, 控制信号 Ext、ALUctr 的取值分别是什么? (2 分)
- 5) 若一条指令的机器码是 A040 A103H, 则该指令一定是 lw 指令, 为什么? 若执行该指令时, R[01H] = FFFF A2D0H, 则所读取数据的存储地址是什么? (2 分)
- 6) 【改编新增】假定计算机 M 采用小端方式, 地址 FFFF 9CD4H~FFFF 9CD7H 中依次存放 78H、56H、34H、12H, 则执行上述 (第 5 小问) lw 指令后, 目的寄存器的内容是什么? (2 分)
- 7) 【改编新增】若执行 lw 指令时, 控制信号 Ext 错误地取为 0, 所形成的存储地址是否一定错误? 请说明理由。(2 分)

三、下图是 Intel Core i7 地址转换过程的简要示意图, 已知该机按字节编址, 请根据图示回答下面的问题:



- 1) 该CPU支持的虚拟地址空间大小是多少? 物理地址空间大小是多少?
- 2) 该处理器支持几级页表? 每个页面的大小是多少? 每个页表项的大小是多少?
- 3) TLB采用什么映射方式? 图示中 TLBT、TLBI 的作用是什么? 请描述从虚拟地址转化为物理地址的过程。
- 4) Cache采用什么映射方式? 每个Cache行的数据大小是多少? 图示中 CT、CI、CO 的作用是什么?
- 5) 若Cache采用LRU替换策略, 且采用写回法, 请画出每个Cache行的结构, 并计算图中 L1 d-Cache 的实际大小是多少?
- 6) 请描述根据物理地址访问图中Cache的过程。
- 7) 若TLB命中率为98%, TLB访问时间1ns, 内存访问时间100ns。并假设当TLB miss时才开始访问内存中的页表, 且各级页表常驻内存, 则平均的地址转换时间是多少?

8) TLB访问时间1ns, 内存访问时间100ns。并假设当TLB miss 时才开始访问内存中的页表, 只有顶级页表常驻内存。查多级页表的过程中, 下一级页表未调入内存的概率是 1%。已知处理一个缺页中断平均需要 8ms。如果要满足平均地址转换时间小于2ns, 那么TLB命中率需要至少多少?

9) 地址转换完成后, 得到目标物理地址。访问目标物理地址的过程中, Cache命中率为98%, Cache访问时间1ns, 内存访问时间100ns。并假设访问 Cache 的同时就开始访问内存。当发生缺页时, 若有一个可用的空页或被置换的页未被修改, 则它处理一个缺页中断需要5ms; 若被置换的页已被修改, 则处理一缺页中断因增加写回外存时间而需要10ms。发生缺页时, 60%的概率需要置换一个被修改的页面, 为保证访问目标物理地址的平均时间不超过80ns, 可接受的最大缺页中断率是多少?

四、【2014 真题 44 改编】某程序中有如下循环代码段P: “for(int i = 0; i < N; i++) sum += A[i];”。假设编译时变量sum和i分别分配在寄存器R1和R2中。常量N在寄存器R6中, 数组A的首地址在寄存器R3中。程序段P起始地址为0804 8100H, 对应的汇编代码和机器代码如下表所示。

编号	地址	机器代码	汇编代码	注释
1	08048100H	00022080H	loop: sll R4, R2, 2	(R2) << 2 → R4
2	08048104H	00832020H	add R4, R4, R3	(R4) + (R3) → R4
3	08048108H	8C850000H	load R5, 0(R4)	((R4) + 0) → R5
4	0804810CH	00250820H	add R1, R1, R5	(R1) + (R5) → R1
5	08048110H	20420001H	addi R2, R2, 1	(R2) + 1 → R2
6	08048114H	1446FFFAH	bne R2, R6, loop	if (R2) != (R6) goto loop

执行上述代码的计算机M采用32位定长指令字, 其中分支指令bne采用如下格式:

31..26	25..21	20..16	15..0
OP	Rs	Rd	OFFSET

OP为操作码; Rs和Rd为寄存器编号; OFFSET为偏移量, 用补码表示。请回答下列问题, 并说明理由。

- 1) M的存储器编址单位是什么?
- 2) 已知sll指令实现左移功能, 数组A中每个元素占多少位?
- 3) 表中bne指令的OFFSET字段的值是多少? 已知bne指令采用相对寻址方式, 当前PC内容为bne指令地址, 通过分析表中指令地址和bne指令内容, 推断出bne指令的转移目标地址计算公式。
- 4) 若M采用如下“按序发射、按序完成”的5级指令流水线: IF (取指)、ID (译码及取数)、EXE (执行)、MEM (访存)、WB (写回寄存器), 且硬件不采取任何转发措施, 分支指令的执行均引起3个时钟周期的阻塞, 则P中哪些指令的执行会由于数据相关而发生流水线阻塞? 哪条指令的执行会发生控制冒险? 为什么指令1的执行不会因为与指令5的数据相关而发生阻塞?
- 5) 【改编新增】模仿下图画出上述6条指令的指令流水线。

	时间单元													
指令	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I_1	IF	ID	EX	M	WB									
I_2		IF	ID	EX	M	WB								
I_3			IF				ID	EX	M	WB				
I_4							IF				ID	EX	M	WB

五、假定某输入设备A的速度为 n B/s，对应I/O接口中有一个 32位数据缓冲寄存器，请回答下列问题，并给出计算过程。

(1) 若设备A采用程序查询I/O方式，CPU每隔 t_1 会进行一次程序查询，每次程序查询时间开销为 t_2 （两次程序查询之间的时间间隔是 t_1 ，也就是说 t_2 是 t_1 的子区间），为了使设备A的输入数据不丢失，需要满足什么条件？

(2) 若设备A采用中断控制方式，中断处理的时间总开销为 t_3 ，则结合（1）中的条件，要让中断控制方式的效率比程序查询方式的效率更高，需要满足什么条件？

(3) 若设备A采用DMA控制方式，DMA预处理和后处理的时间总开销为 t_4 ，DMA传送块大小为 d 字节，假设DMA与CPU之间没有访存冲突，则要让DMA控制方式的效率比中断控制方式的效率更高，需要满足什么条件？