	<p>Universidad de Costa Rica Escuela de ingeniería Eléctrica Experimento 4</p>	<p>EIE Escuela de Ingeniería Eléctrica</p>
<p>IE0424: Laboratorio de Circuitos Digitales II-2019</p>		

Objetivo General

Aplicar los conceptos de arquitectura de computadoras para el diseño de jerarquías de memoria.

Objetivos específicos

- Analizar interfaces de memoria de un CPU e implementar un cache sencillo.
- Recolectar y analizar datos de rendimiento de un cache.

Propuesta del problema.

El objetivo de este experimento es diseñar una cache asociativa con política de reemplazo LRU y estrategia de escritura de writeback.

Preguntas a responder en el anteproyecto.

¿Qué es el miss/hit rate de un cache?

¿Qué es un bloque? ¿Cómo se identifica un bloque dentro de un cache?

¿Qué es la asociatividad de un cache? ¿En qué afecta?

Mencione y explique 3 políticas de reemplazo diferentes. ¿Cuál es la importancia de las políticas de reemplazo?

¿Cuál es la diferencia entre write-back y write-through?

Ejercicio 1 (Obligatorio):

Incremente el tamaño de la memoria en el módulo *system.v* a 64 kB.

Escriba un firmware que utilice todos los últimos 48 kB de la memoria para crear una lista enlazada. Use la lista enlazada para guardar números enteros consecutivos a partir de 0, es decir: 0, 1, 2, 3...

La lista enlazada tendrá un formato particular y se almacenará en la memoria del CPU. Para formar la lista, se usarán elementos que contendrán el dato y un puntero al siguiente elemento.

Para ello, las direcciones terminadas en 0x0 o 0x8 serán los punteros a los siguientes elementos, mientras que las direcciones terminadas en 0x4 o 0xC serán

los datos de los elementos de la lista. Por ejemplo, los primeros elementos de la lista deberían ser:

Dirección de memoria	Contenido	Elemento	Tipo de dato
0x4000	0x4008	0	Puntero (apunta al elemento 1)
0x4004	0	0	Dato
0x4008	0x4010	1	Puntero (apunta al elemento 2)
0x400C	1	1	Dato
0x4010	0x4018	2	Puntero (apunta al elemento 3)
0x4014	2	2	Dato

El *firmware* debe de crear la lista enlazada de forma tal que cada elemento de la lista tenga como dato el índice del elemento. Por ejemplo, usando el ejemplo de la tabla anterior, 0x4004 debe contener 0x0 como dato y la dirección 0x400C debe de contener 0x1 como dato.

Por último el firmware debe de ser capaz de recorrer la lista enlazada leyendo los punteros y debe obtener los últimos 5 datos que son impares. Estos datos luego se deben desplegar en los LEDs de 7 segmentos.


Ejercicio 2 (Obligatorio):

Implemente un cache asociativo de 2 ways con política de reemplazo LRU y estrategia de escritura write-back.

El diseño de su cache deberá soportar parámetros que definan el tamaño del bloque y el tamaño del cache. Inicialmente utilice un tamaño de bloque de 2 palabras y un tamaño de cache de 1 kB.

Asimismo, deberá tener contadores de hits y misses de forma tal que se pueda luego documentar los rates.

Utilice el siguiente diagrama como referencia para la conexión del cache:



Para este experimento, defina a 0 el parámetro de *FAST_MEMORY* de *system.v*.

Una vez implementado, utilice el firmware del Ejercicio 1 y documente el hit y miss rate para el recorrido completo de la lista enlazada para detectar los últimos 5 datos impares.

Agregue en el reporte la cantidad de slices que el diseño consume y documente los 5 últimos 5 datos impares que su firmware encontró.

Ejercicio 3 (Obligatorio):

Utilice los siguientes valores de tamaño de bloque y tamaño de cache (cambiando los parámetros del diseño del cache del Ejercicio 2):

Tamaño de bloque	Tamaño del cache
2 palabras	2 kB
4 palabras	2 kB
2 palabras	4 kB
4 palabras	4 kB

Asimismo, para cada uno de las entradas de la tabla anterior, utilice el firmware y recorra la lista para encontrar los últimos 5 datos impares. Documente el hit/miss rate y compare los valores obtenidos.

Anote la cantidad de slices que consume el diseño con cada uno de los diferentes parámetros con los que sintetizó su cache.

Ejercicio 4 (Opcional):

Reemplace la memoria instanciada en *system.v* por la memoria DDR2 que la tarjeta Nexys 4 DDR contiene. Para ello consulte el capítulo 4.1 del Manual de Referencia de la tarjeta.