С. А. Морозов, Д. М. Барановский, Л. К. Минкин, А. П. Семикин, А. Д. Черкай

ОДНОКРИСТАЛЬНЫЕ ЭВМ СЕРИИ КБ1013

Однокристальные 4-разрядные ЭВМ КБ1013ВК1-2, КБ1013ВК4-2 представляют собой функционально законченные устройства, изготовленные по КМОП-технологии с алюминиевыми затворами на основе метода стандартных элементов. ЭВМ имеют архитектуру гарвардского типа, вертикальное последовательное микропрограммное управление с естественной адресацией и содержат на кристалле: центральный процессор, ОЗУ данных и ПЗУ программ, таймерсчетчик, контроллер жидкокристаллических дисплеев (ЖКД), входной буфер и выходной регистр данных, формирователь внешних прерываний, логику сброса, блок управления резервированием мощности, тактовый генератор, устройство синхронизации. Микросхемы серии КБ1013 имеют идентичную структуру и отличаются объемами внутренней памяти программ, внутреннего ОЗУ, памяти «изображения», организацией контроллера ЖКД и выходного регистра данных, числом источников питающих напряжений (табл. 1).

КБ1013ВК1-2 КБ1013ВК4-2 Параметр Объем памяти программ (ПЗУ), байт 1827 Объем памяти данных (ОЗУ), полубайт 96 65 Объем памяти «изображений», полубайт 18 32 Организация контроллера ЖКД: число выводов сегментов 36 число выводов общих электродов 2 временная мультиплексия 1:2 разрядность регистра вывода, бит 8 4 Нет последовательный регистр вывода дешифратор сегментного кода Есть Нет число источников питающих напряжений Число команд ассемблера 58

Таблица 1. Основные параметры микросхем серии КБ1013

Условное графическое обозначение микросхем приведено на рис. 1 и 2. Назначение выводов показано в табл. 2 и 3.

- 4 TESTO CP - 5 TEST/ - 1NTO - 20 INT/	COMO 14 COM1 15 040 27 030 28 020 30 010 30		46 O ₁₄	47 0 ₄₅	48 O ₃₅	49 0 ₂₅	50 O ₁₅	51 O ₄₆	52	53 O ₃₆	54 O ₂₆	55 O ₁₆	56 O ₄₇ /K7	57 O ₃₇ /K6	58 O ₂₇ /K5	59 O ₁₇ /K4	60 O ₄₈ /K3		
<u>26</u> 03	041 31 031 32 021 33 021 34	O ₂₄ 45																1	O ₃₈ /K2
25 D2 23 D1	041 031 021 011 32 33 34 011	O ₃₄ 44																2	O ₂₈ /K1
	011	O ₄₄ 43																3	O ₁₈ /K0
	042 35 032 36 022 38	O ₁₃ 42																4	TEST0
18 CLR	042 032 022 012 012 35 36 37 38	O ₂₃ 41																5	TEST1
- 6 DSC out	043 39	O ₃₃ 40																6	OSCout
7 OSC in	043 39 40 40 023 41 42 013	O ₄₃ 39																7	OSCin
12 17	0/3	O ₁₂ 38					KE	51	01	L3	Bŀ	1	-2					8	
13 Vicco	044 43 034 44 024 45	O ₂₂ 37																9	R3
21 GND	044 43 034 44 024 45 014	O ₃₂ 36																10	R2
56 De7/K7		O ₄₂ 35																11	R1
57 027/K6	045 47 035 48 025 50	O ₁₁ 34																12	Ucc
58 Day 1K5	015	O ₂₁ 33																13	Ucco
59 0-186	046 036 026 016 51 53 54 55 016	O ₃₁ 32																14	сомо
60 0,0/K3	026 55	O ₄₁ 31																15	COM1
55 U _{CCO} 21 G ND 56 0 ₄₇ /K7 57 0 ₃₇ /K6 58 0 ₂₇ /K5 59 0 ₁₇ /K5 60 0 ₄₈ /K3 1 0 ₃₈ /K2	016		30	29	28	27	56	25	24	23	22	21	20	19	18	17	16		
2 028/K1	72 111		010				D3 2	D2 2	2	D1 2	D0 2		INT1 2	INTO 1	CLR 1	RO 1	1		
3 0 ₁₈ /KD	K1 17 17			0	0	J	1	1		1	1	GND	Z	Z	C				

Рис. 1. Условное графическое обозначение ОЭВМ КБ1013ВК1-2

Таблица 2. Назначение выводов ОЭВМ КБ1013ВК1-2

Вывод	Обозначение	Назначение	
4, 5	TESTO, TEST1	Тестовые входы	
19, 20	INTO, INT1	Флаги внешнего прерывания	
22, 23, 25, 26	D0 D3	Вводной буфер данных общего назначения	
18	CLR	Сброс	
6	OSCout	Выход тактового генератора	
7	OSC _{in}	Вход тактового генератора	
12	Ucc	Напряжение источника питания -3 B ±10%	
13	Ucco	Напряжение источника питания -1,5 B ±10%	
21	GND	Общий	
56 59	O ₄₇ /K7 O ₁₇ /K4	Вывод сегментной группы / двунаправленный порт младшей тетрады команд	
60, 1 3	O ₄₈ /K3 O ₁₈ /K0	Вывод сегментной группы / двунаправленный порт старшей тетрады команд	
14, 15	COM0, COM1	Выводы общих электродов	
27 30	O ₄₀ O ₁₀		
31 34	O ₄₁ O ₁₁		
35 38	O ₄₂ O ₁₂		
39 42	O ₄₃ O ₁₃	Выводы сегментных групп	
43 46	O ₄₄ O ₁₄		
47 50	O ₄₅ O ₁₅		
51, 53 55	O ₄₆ O ₁₆		
9 11, 17	R3 R0	Выводной порт данных общего назначения	
8, 24, 52		Свободные, взаимосвязанные	
16		Свободный	

Структурная организация

Структурные схемы ОЭВМ приведены на рис. 3 и 4. Четырехразрядное арифметическое логическое устройство (АЛУ) обеспечивает выполнение арифметических и логических функций и занесение их результатов в аккумулятор (рис. 5).




Рис. 3. Структурная схема ОЭВМ КБ1013ВК1-2




Рис. 5. Организация АЛУ ОЭВМ

А-мультиплексор выбирает данные из ОЗУ или из регистра слов ОЗУ DPL, которые запоминаются в Асс или поступают на вход сумматора-компаратора.


Б-мультиплексор выбирает данные из А-мультиплексора, сумматора-компаратора или входного буфера данных; выбранные данные запоминаются в Асс.

Сумматор-компаратор — это устройство комбинационного типа со сквозным последовательным переносом, осуществляющее логические и арифметические операции над данными из двух источников: А-мультиплексора и Асс.

Триггер переноса является многофункциональным устройством. Его можно программно устанавливать или сбрасывать, а также запоминать в нем значение переноса из старшего разряда и проверять на наличие нуля.

Устройство выборки микрокоманд (УВМ) управляет адресацией микропрограммного ПЗУ. В состав УВМ входят буферы адреса страниц и слов, счетчик команд, регистры возврата из подпрограмм, блок управления адресацией, дешифраторы слов и страниц.

Выполнение текущей и формирование адреса следующей команды происходит в течение одного машинного цикла. Поля распределения памяти программ приведены на рис. 6, 7. ПЗУ ОЭВМ КБ1013ВК4-2 состоит из 44 страниц по 63 слова каждая, а ПЗУ КБ1013ВК1-2 из 29 страниц также по 63 слова в каждой. Для адресации слов используются 6 младших разрядов счетчика команд. Если выполняемая команда не является командой передачи управления, то содержимое шести младших разрядов счетчика команд увеличивается на единицу. Полную замену содержимого программного счетчика выполняют команды JMP, CZP, CAL. Разница между ними состоит в том, что выполнение команды JMP не сопровождается записью в регистры возврата из подпрограммы.








Рис. 8. Поле распределения памяти данных ОЭВМ КБ1013ВК1-2; адреса 0DH...0FH, 1DH...1FH, 2DH...2FH, 3DH...3FH, 4DH...7FH не используются

Команды RT, RTS, определяющие возврат из подпрограммы, обеспечивают запись из регистра возврата в счетчик команд. Если возврат осуществляется по команде RTS, то следующая за ней команда пропускается.

Устройство считывания-записи данных (УС/ЗД) управляет адресацией запоминающего устройства ОЭВМ в режимах считывания и записи 4-разрядных данных.

В состав УС/ЗД входят мультиплексор записи, регистры слов (DPL) и страниц (BS, DPH), дешифраторы слов и страниц.

Запись данных в ОЗУ осуществляется через мультиплексор записи и дешифратор страниц из Асс и с шины команд. Данные из Асс заносятся непосредственно во все разряды адресуемого 4-разрядного регистра. Данные с шины команд позволяют модифицировать информацию лишь в одном из четырех битов адресуемого регистра. Считываемые данные из ОЗУ поступают через дешифратор страниц в АЛУ. Регистр слов используется не только для адресации ОЗУ, но и в качестве регистра общего назначения, содержимое которого можно обменять на содержимое Асс, а также декрементировать и инкрементировать. Поля распределения памяти данных приведены на рис. 8, 9. Адресное пространство имеет страничную организацию. ОЗУ ОЭВМ КБ1013ВК4-2 состоит из восьми страниц по 16 слов в каждой, а ОЗУ КБ1013ВК1-2 из пяти страниц по 13 слов в каждой. Адрес выбранного слова запоминается в 4-разрядном DPL-регистре, адрес страницы - в триггере банка ВЅ и 2-разрядном регистре страниц DPH. Эти регистры образуют регистр адреса ОЗУ DP.

Таймер состоит из 14 последовательно включенных каскадов делителя частоты и селектора частоты. На вход первого каскада поступает тактовая частота 16 384 Гц (при подключении внешнего генератора с частотой F_r = 32 768 Гц). С выхода 14-го каскада снимается частота 1 Гц. Переключение разряда этого каскада фиксируется в триггере-защелке, который можно программно обрабатывать. Для ОЭВМ КБ1013ВК1-2 четыре старших разряда таймера (Т10-Т13) могут загружаться по команде LDF в Асс для дальнейшей обработки. В ОЭВМ КБ1013ВК4-2 разряды таймера Т14, Т11 по командам S11, S14 могут программно опрашиваться.

Устройство управления режимом малой потребляемой мощности осуществляет функцию резервирования, которая организована очень экономично с точки зрения потребления электроэнергии. Под управлением прикладной программы включается режим резервирования (HALT), в котором логические сигналы, тактирующие основные узлы микроЭВМ, «останавливаются».

В ОЗУ сохраняется записанная информация. В этом режиме потребление от источника питания I_{CC} составляет 1/5 от обычной величины. Выход из состояния резервирования осуществляется по прерыванию от таймера или входного буфера данных. Поскольку в режиме HALT функционирование может быть возобновлено по сигналам прерывания, этот режим используется для временной приостановки работы программы. Следовательно, путем чередования обычного функционирования с режимом HALT можно достичь снижения потребления энергии всей системой. Так, при чередовании

этих режимов во временном соотношении 1:4 будет получено общее снижение тока потребления в 3 раза по сравнению с непрерывным функционированием в обычном режиме.

На рис. 10 показан один из четырех разрядов входного логического буфера данных; каждый вход имеет резистор 5 МОм, подключенный к U_{cc}. Информацию из буфера данных по команде ICD можно передать в Асс для дальнейшей обработки.




Рис. 10. Организация входного буфера данных

Контроллер жидкокристаллических дисплеев реализует временную диаграмму управления ЖКД, работающего с мультиплексией 1:2 для ОЭВМ КБ1013ВК1-2, 1:4 для ОЭВМ КБ1013ВК4-2. В состав контроллера ЖКД входят формирователи сигналов общих электродов, формирователи сегментного кода, схема управления.

Схема управления осуществляет автоматическую синхронизацию сигналов общих электродов и сегментного кода (рис. 11, 12). Сегмент считается «выбранным» при разности напряжений между сегментом и общим электродом, равной 2,6...3,3 В и частоте управляющего напряжения в диапазоне 30...100 Гц. Управление переменным напряжением повышает срок службы дисплея, так как уменьшается миграция примесей в жидком кристалле на общие электроды. Задающий кварцевый тактовый генератор с внешней частотозадающей цепью работает на частоте параллельного резонанса кварцевого генератора, номинальное значение которого 32 768 Гц. Тактовый генератор служит для выработки опорных колебаний F=16 384 Гц, которые необходимы для формирования фазовых тактирующих импульсов, используемых во всех устройствах ОЭВМ. На выводы OSC_{in}, OSC_{out} можно подавать также сигналы от внешнего источника тактовых сигналов. Период опорной частоты соответствует машинному циклу ОЭВМ, равному 61 мкс.




Рис. 11. Временные диаграммы формирования цифры «5» на 8-сегментном индикаторе для ОЭВМ КБ1013ВК1-2

В ОЭВМ предусмотрены два флага внешних прерываний: INTO, INT1, которые проверяются командами SIO, SI1. Организация входов флагов прерывания приведена на рис. 13.





Рис. 13. Организация входа флага прерывания

Дешифратор сегментного кода содержит (рис. 14): банк 0, банк 1, формирователь младшего разряда банка 0, триггер выбора банка, мультиплексор. Дешифратор преобразует шестнадцатеричный код из Асс в сегментный для управления ЖКД. Прошивка дешифратора приведена в табл. 4. Формирователь младшего разряда банка 0 управляет «точкой» 8-сегментного индикатора. Мультиплексор дешифратора подключает ко входу мультиплексора вывода один из двух банков. В ОЭВМ КБ1013ВК4-2 дешифрация сегментного кода осуществляется программно.



A	- 1	Банк 0				
Асс Бан	LDo:	= 0 LD ₀ =				
0 1 2 3 4 5 6 6 7 8 9 А В В В В В В В В В В В В В В В В В В	F 1 1 9 9 1 3 3 1 1 1 1 1 1 1 1 1 1 1 1 1	E 0 C 8 2 A E E 2 E A 0 0 0 2 A 2 2 2				

Рис. 14. Организация дешифратора 7-сегментного кода

Табл. 4. Прошивка дешифратора 7-сегментого кода

Конструктивные особенности и электрические параметры

Микросхемы ОЭВМ выполнены в 60-выводных планарных пластмассовых корпусах. Типовое включение их приведено на рис. 15 и 16. Включение конденсатора между общим «+» и выводом CLR обеспечивает задержку нарастания отрицательного напряжения на этом выводе при подаче питания, что необходимо для начальной установки счетчика команд на пусковой адрес программы. Начальная установка ОЭВМ производится также нажатием кнопки CLR. Ячейки ОЗУ очищаются только программным путем.




Рис. 15. Типовое включение ОЭВМ КБ1013ВК1-2

Электрические характеристики ОЭВМ и условия эксплуатации микроЭВМ приведены ниже.

	мин.	макс.
Входное напряжение, В:		
низкого уровня	Ucc	0,9Ucc
высокого уровня	0,1Ucc	0
Выходное напряжение, В:		
низкого уровня		Ucc+0,2
высокого уровня	-0,2	
Время машинного цикла, мкс	61	61
Ток потребления, мкА		60
Диапазон рабочих температур, °C	-10	+55
Напряжение питания, В	-3,3	-2,7

Система команд и средства разработки прикладных программ

Система команд содержит 58 базовых команд для ОЭВМ КБ1013ВК1-2 и 53 для КБ1013ВК4-2 (табл. 5). Машинные команды разделены на 8 форматов (табл. 6). Декодирование кодов команд и формирование условий пропуска осуществляется с помощью программируемого логического массива. При выработке условий учитываются признаки, характерные для различных форматов команд (двух- или однобайтовых), и признаки, полученные в результате выполнения предыдущей команды.

Для ОЭВМ серии КБ1013 разработаны следующие программы отладки прикладного программного обеспечения.

Кроссассемблер, осуществляющий кроме непосредственного перевода программ, написанных на языке ассемблера ОЭВМ, в язык объектных кодов, проверку данных на допустимость (с соответствующей диагностикой обнаруженных ошибок). Это облегчает исправление ошибок в программе и предоставляет возможность отслеживать логику её выполнения на программно-логической модели.

Дизассемблер для преобразования объектных кодов в текстовой файл прикладной программы на языке ассемблера ОЭВМ.

Программно-логическая модель - интерактивный отладчик для программ, написанных на языке ассемблера - позволяет программисту управлять выполнением прикладной программы и проверять содержимое любой переменной или элемента массива в процессе выполнения.

Программа автоматической прошивки ПЗУ.

Программы отладки работают под управлением операционных систем РАФОС на мини-ЭВМ «Электроника 100/25», «Электроника 79».

ОЭВМ серии КБ1013 предназначены для применения в калькуляторах, часах, таймерах, электронных играх, контроллерах радиоэлектронной аппаратуры, электроприборов и вычислительных устройств, автомобильных контроллерах и т. д.

Широкий спектр применений обеспечивается малым энергопотреблением (менее 200 мкВт) и наличием встроенного контроллера ЖКД.

В настоящее время на базе ОЭВМ серии КБ1013 выпускаются электронные игры «Ну, погоди!», «Электроника 24-01», «Веселый повар», «Тайны океана» и др.

По вопросам получения дополнительной информации обращаться в Головной консультативно-технический центр. Тел. 468-13-70, Москва.

Статья поступила 15 мая 1987 г.

Система команд однокристальных ЭВМ КБ1013ВК1-2

Мне- моника	Код операции КОК7	Перемещение информации	Условие пропуска	Комментарий
		Команды	загрузки и обме	ена
LC	0010C ₃ C ₂ C ₁ C ₀ (20h2Fh)	C ₃₀ →Acc ₃₀		Загрузка аккумулятора четырьмя битами данных; выполнение следующей LC-инструкции как NOP-инструкции
LAF	01011111 0Y ₆ Y ₅ Y ₄ Y ₃ Y ₂ Y ₁ Y ₀ (5Fh 00h7Fh)	Y→DP		Загрузка DP-регистра семью битами непосредственных данных
LAS	0100C ₃ C ₂ C ₁ C ₀ (40h4Fh)	$0 \rightarrow BS$ $C_{1,0} \rightarrow DPH$ $C_3 \mid C_2, 0, C_3, C_2 \rightarrow DPL_{30}$		Загрузка DP-регистра четырьмя битами непосредственных данных; сброс триггера BS выбора банка ОЗУ
LDF	01011110 00000100 (5Eh 04h)	T ₁₃₁₀ →Acc		Загрузка в аккумулятор четырех старших разрядов таймера
BS0	01101011 (6Bh)	0→BS		Сброс триггера выбора банка ОЗУ
BS1	00000010 (02h)	1→BS		Установка триггера выбора банка ОЗУ
XL	00001011 (0Bh)	DPL↔Acc		Обмен аккумулятора с DPL-регистром
LM	00011000 (18h)	ОЗУ(DP)→Асс		Загрузка аккумулятора содержимым ОЗУ, адресуемым DP-регистром
LE	000110B ₁ B ₀ (19h1Bh)	O3Y(DP) \rightarrow Acc DPH ^ B ₁ B ₀ \rightarrow DPH		Загрузка аккумулятора содержимым ОЗУ, адресуемым DP-регистром; выполнение «исключающего ИЛИ» между DPH и двумя битами непосредственных данных
XM	00010000 (10h)	ОЗУ(DP)↔Асс		Обмен аккумулятора с ОЗУ, адресуемым DP-регистром
XE	000100B ₁ B ₀ (11h13h)	O3Y(DP) \leftrightarrow Acc DPH ^ B ₁ B ₀ \rightarrow DPH		Обмен аккумулятора с ОЗУ, адресуемым DP-регистром; выполнение «исключающего ИЛИ» между DPH и двумя битами непосредственных данных
ΧI	00010100 (14h)	O3Y(DP)↔Acc DPL+1→DPL	DPL=7	Обмен аккумулятора с ОЗУ, адресуемым DP-регистром; пропуск следующей команды, если DPL=7; инкрементирование DPL
XEI	000101B ₁ B ₀ (15h17h)	O3Y(DP)↔Acc DPH ^ B ₁ B ₀ →DPH DPL+1→DPL	DPL=7	Обмен аккумулятора с ОЗУ, адресуемым DP-регистром; пропуск следующей команды, если DPL=7; инкрементирование DPL; выполнение «исключающего ИЛИ» между DPH и двумя битами непосредственных данных
XD	00011100 (1Ch)	ОЗУ(DP)↔Acc DPL-1→DPL	DPL=0	Обмен аккумулятора с ОЗУ, адресуемым DP-регистром; пропуск следующей команды, если DPL=0; декрементирование DPL
XED	000111B ₁ B ₀ (1Dh1Fh)	O3Y(DP) \leftrightarrow Acc DPH $^{\circ}$ B ₁ B ₀ \rightarrow DPH DPL-1 \rightarrow DPL	DPL=0	Обмен аккумулятора с ОЗУ, адресуемым DP-регистром; пропуск следующей команды, если DPL=0; декрементирование DPL; выполнение «исключающего ИЛИ» между DPH и двумя битами непосредственных данных
вмо	000001B ₁ B ₀ (04h07h)	0→ОЗУ(DР) _{бит}		Сброс одинарного бита регистра ОЗУ, адресуемого DP-регистром, обозначенного двумя битами непосредственных данных
BM1	000011B ₁ B ₀ (0Ch0Fh)	1→ОЗУ(DP) _{бит}		Установка одинарного бита регистра ОЗУ, адресуемого DP-регистром, обозначенного двумя битами непосредственных данных
SM1	010101B ₁ B ₀ (54h57h)		(DP) _{бит} =1	Пропуск следующей команды, если одинарный бит регистра ОЗУ, адресуемого DP-регистром, обозначенный двумя битами непосредственных данных, установлен
		Арифметически	е и логические к	команды
AM	00001000 (08h)	Acc+O3У(DP)→Acc		Сложение аккумулятора с содержимым ОЗУ, адресуемым DP-регистром
AC	00001001 (09h)	Acc+O3У(DP)+C→Acc Π₃→C	П ₃ =1	Сложение аккумулятора с содержимым ОЗУ, адресуемым DP-регистром и с флагом переноса; установка переноса из старшего разряда в флаге

A10				
Δς				переноса; пропуск следующей команды, если установился перенос из старшего разряда
Δς				Сложение аккумулятора с 1010 для коррекции
AS	00111010 (3Ah)	Acc+10 ₁₀ →Acc		двоично-десятичного вычитания
AS				Сложение аккумулятора с четырьмя битами
AS	$0011C_3C_2C_1C_0$	$Acc_{30}+C_{30}\rightarrow Acc_{30}$	П ₃ =1	непосредственных данных; пропуск следующей
	(30h39h, 3Bh3Fh)	$C_{30} \neq 10_{10}$	113-1	команды, если установился перенос из старшего
				разряда
CLL	01101000 (68h)	0→Acc 0→LD ₀		Очистка аккумулятора и сброс младшего разряда банка дешифратора сегментного кода
СОМ	00001010 (0Ah)	not Acc→Acc		Формирование дополнения аккумулятора
	` '			
CLC	01100110 (66h)	0→C		Очистка флага переноса
STC	01100111 (67h)	1→C		Установка флага переноса
SC0	01010010 (52h)		C=0	Пропуск следующей команды, если флаг перенос сброшен
CAO	01011010 (5 46)		A === 0	Пропуск следующей команды, если аккумулятор
SA0	01011010 (5Ah)		Acc=0	очищен
				Пропуск следующей команды, если DPL=7;
INC	01100100 (64h)	DPL+1→DPL	DPL=7	инкрементирование DPL
				Пропуск следующей команды, если DPL=0;
DEC	01101100 (6Ch)	DPL-1→DPL	DPL=0	декрементирование DPL
				Пропуск следующей команды, если Асс равен
SAM	01010011 (53h)		Acc=(DP)	
			1	содержимому ОЗУ, адресуемому DP-регистром
SAL	01011011 (5Bh)		Acc=DPL	Пропуск следующей команды если аккумулятор
			1.00	равен содержимому DPL
NOP	00000000 (00h)			Нет операции
		Коман <i>д</i>	цы ввода-вывода	1
ICD	01101010 (6Ah)	D→Acc		Ввод в аккумулятор инвертированной информаци
ICD	OTTOTOTO (OAII)	<i>D 7</i> Acc		из входного буфера данных
OAR	00000001 (01h)	Acc→R		Передача содержимого аккумулятора в выводной порт R
				Вывод содержимого аккумулятора в регистр О8
		$O_8 \rightarrow O_7 \rightarrow \rightarrow O_0$		порта вывода О; сброс старшего разряда регистра
OA0	01100010 (62h)	$Acc \rightarrow O_8$		О ₈ ; параллельный сдвиг порта О вправо на четыре
		$0 \to O_{8[3]}$		
				разряда
	01100011 (63h)	$O_8 \rightarrow O_7 \rightarrow \rightarrow O_0$		Вывод содержимого аккумулятора в регистр О ₈
OA1		$Acc \rightarrow O_8$ $1 \rightarrow O_{8[3]}$		порта вывода О; установка старшего разряда
•				регистра O ₈ ; параллельный сдвиг порта О вправо
		1-308[3]		на четыре разряда
				Вывод в регистр O ₈ порта вывода О
D.4.E	04044404 (EDL)	$O_8 \rightarrow O_7 \rightarrow \rightarrow O_0$		дешифрованного значения содержимого
DAF	01011101 (5Dh)	$(Acc)_{DS} \rightarrow O_8$		аккумулятора; параллельный сдвиг порта О вправ
		(. 100)03 / 08		на четыре разряда
				Вывод в регистр О ₈ порта вывода О
		$O_8 \rightarrow O_7$		дешифрованного значения содержимого
DAS	01100001 (61h)	/Accl \O		1 11
DAS	01100001 (61h)	$(Acc)_{DS} \rightarrow O_8$		аккумулятора; передача содержимого регистра О
DAS	01100001 (61h)	$(Acc)_{DS} \rightarrow O_8$		аккумулятора; передача содержимого регистра О в регистр О ₇
				аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта
DAS ABS	01100001 (61h) 01011001 (59h)	O ₈ →O′ ₈		аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О'8, О'7 порт
				аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта
ABS	01011001 (59h)	O ₈ →O′ ₈		аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О' ₈ , О' ₇ порт
		$ \begin{array}{c} O_8 \rightarrow O'_8 \\ O_7 \rightarrow O'_7 \end{array} $ $ O_n \rightarrow O'_n $		аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О' ₈ , О' ₇ портвывода О'
ABS ABF	01011001 (59h) 01011100 (5Ch)	O ₈ →O′ ₈ O ₇ →O′ ₇ O _n →O′ _n где n=08		аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О' ₈ , О' ₇ порт вывода О' Передача содержимого регистров порта О соответственно в регистры порта О'
ABS	01011001 (59h)	$ \begin{array}{c} O_8 \rightarrow O'_8 \\ O_7 \rightarrow O'_7 \end{array} $ $ O_n \rightarrow O'_n $		аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О' ₈ , О' ₇ порт вывода О' Передача содержимого регистров порта О соответственно в регистры порта О' Формирование дополнения триггера выбора банк
ABS ABF	01011001 (59h) 01011100 (5Ch)	O ₈ →O′ ₈ O ₇ →O′ ₇ O _n →O′ _n где n=08		аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О' ₈ , О' ₇ порт вывода О' Передача содержимого регистров порта О соответственно в регистры порта О' Формирование дополнения триггера выбора бань дешифратора сегментного кода
ABS ABF CTB	01011001 (59h) 01011100 (5Ch) 01100000 (60h)	O ₈ →O' ₈ O ₇ →O' ₇ O _n →O' _n где n=08 not TD→TD		аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О' ₈ , О' ₇ порт вывода О' Передача содержимого регистров порта О соответственно в регистры порта О' Формирование дополнения триггера выбора банка Передача значения триггера выбора банка
ABS ABF	01011001 (59h) 01011100 (5Ch)	O ₈ →O′ ₈ O ₇ →O′ ₇ O _n →O′ _n где n=08		аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О' ₈ , О' ₇ порт вывода О' Передача содержимого регистров порта О соответственно в регистры порта О' Формирование дополнения триггера выбора банка дешифратора сегментного кода Передача значения триггера выбора банка дешифратора сегментного кода в младший разря
ABS ABF CTB	01011001 (59h) 01011100 (5Ch) 01100000 (60h)	O ₈ →O' ₈ O ₇ →O' ₇ O _n →O' _n где n=08 not TD→TD		аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О' ₈ , О' ₇ порт вывода О' Передача содержимого регистров порта О соответственно в регистры порта О' Формирование дополнения триггера выбора банк дешифратора сегментного кода Передача значения триггера выбора банка дешифратора сегментного кода в младший разря банка О дешифратора сегментного кода
ABS ABF CTB LD0	01011001 (59h) 01011100 (5Ch) 01100000 (60h) 01101001 (69h)	$O_8 \rightarrow O'_8$ $O_7 \rightarrow O'_7$ $O_n \rightarrow O'_n$ где n=08 not TD \rightarrow TD		аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О' ₈ , О' ₇ порт вывода О' Передача содержимого регистров порта О соответственно в регистры порта О' Формирование дополнения триггера выбора банк дешифратора сегментного кода Передача значения триггера выбора банка дешифратора сегментного кода в младший разря банка О дешифратора сегментного кода
ABS ABF CTB	01011001 (59h) 01011100 (5Ch) 01100000 (60h)	$O_8 \rightarrow O'_8$ $O_7 \rightarrow O'_7$ $O_n \rightarrow O'_n$ $r_{AB} = n = 0 \dots 8$ $not TD \rightarrow TD$ $TD \rightarrow LD_0$ $Acc_3 \rightarrow EN_3$		аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О' ₈ , О' ₇ порта вывода О' Передача содержимого регистров порта О соответственно в регистры порта О' Формирование дополнения триггера выбора банка дешифратора сегментного кода Передача значения триггера выбора банка дешифратора сегментного кода в младший разря банка О дешифратора сегментного кода Передача старшего и младшего разрядов аккумулятора в контроллер ЖҚД; разрешение
ABS ABF CTB LD0	01011001 (59h) 01011100 (5Ch) 01100000 (60h) 01101001 (69h)	$O_8 \rightarrow O'_8$ $O_7 \rightarrow O'_7$ $O_n \rightarrow O'_n$ где n=08 not TD \rightarrow TD		аккумулятора; передача содержимого регистра С в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистров Порта О вывода О' Передача содержимого регистров порта О соответственно в регистров порта О' Формирование дополнения триггера выбора банка дешифратора сегментного кода Передача значения триггера выбора банка дешифратора сегментного кода передача старшего и младшего разрядов аккумулятора в контроллер ЖҚД; разрешение
ABS ABF CTB LD0	01011001 (59h) 01011100 (5Ch) 01100000 (60h) 01101001 (69h)	$O_8 \rightarrow O'_8$ $O_7 \rightarrow O'_7$ $O_n \rightarrow O'_n$ где n=08 not TD \rightarrow TD TD \rightarrow LD ₀ Acc ₃ \rightarrow EN ₃ Acc ₀ \rightarrow EN ₀	 ередачи управля	аккумулятора; передача содержимого регистра С в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О' ₈ , О' ₇ порта вывода О' Передача содержимого регистров порта О соответственно в регистры порта О' Формирование дополнения триггера выбора банка дешифратора сегментного кода Передача значения триггера выбора банка дешифратора сегментного кода в младший разря банка 0 дешифратора сегментного кода Передача старшего и младшего разрядов аккумулятора в контроллер ЖКД; разрешение вывода портов О, О' на ЖКД, если Асс ₃ =0, Асс ₀ =1
ABS ABF CTB LD0	01011001 (59h) 01011100 (5Ch) 01100000 (60h) 01101001 (69h)	$O_8 \rightarrow O'_8$ $O_7 \rightarrow O'_7$ $O_n \rightarrow O'_n$ где n=08 not TD \rightarrow TD TD \rightarrow LD ₀ Acc ₃ \rightarrow EN ₃ Acc ₀ \rightarrow EN ₀		аккумулятора; передача содержимого регистра С в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистров порта О вывода О' Передача содержимого регистров порта О соответственно в регистры порта О' Формирование дополнения триггера выбора банка дешифратора сегментного кода Передача значения триггера выбора банка дешифратора сегментного кода Передача старшего и младшего разрядов аккумулятора в контроллер ЖҚД; разрешение вывода портов О, О' на ЖКД, если Асс ₃ =0, Асс ₀ =1
ABS ABF CTB LD0	01011001 (59h) 01011100 (5Ch) 01100000 (60h) 01101001 (69h)	$O_8 \rightarrow O'_8$ $O_7 \rightarrow O'_7$ $O_n \rightarrow O'_n$ где n=08 not TD \rightarrow TD TD \rightarrow LD ₀ Acc ₃ \rightarrow EN ₃ Acc ₀ \rightarrow EN ₀		аккумулятора; передача содержимого регистра О в регистр О ₇ Передача содержимого регистров О ₈ , О ₇ порта вывода О соответственно в регистры О' ₈ , О' ₇ порт вывода О' Передача содержимого регистров порта О соответственно в регистры порта О' Формирование дополнения триггера выбора банка дешифратора сегментного кода Передача значения триггера выбора банка дешифратора сегментного кода в младший разря банка 0 дешифратора сегментного кода Передача старшего и младшего разрядов аккумулятора в контроллер ЖКД; разрешение вывода портов О, О' на ЖКД, если Асс ₃ =0, Асс ₀ =1

				· · · · · · · · · · · · · · · · · · ·
BR	10W ₅ W ₄ W ₃ W ₂ W ₁ W ₀ (80hBFh)	W ₅₀ →PC ₅₀		Переход на адрес, определяемый шестью битами непосредственных данных, в пределах установленной страницы ПЗУ
JMP (LP+BR)	0111C ₃ C ₂ C ₁ C ₀ 10W ₅ W ₄ W ₃ W ₂ W ₁ W ₀ (70h7Fh 80hBFh)	$C_{30} \rightarrow PC_{96}$ $MSB \rightarrow PC_{10}$ $W_{50} \rightarrow PC_{50}$		Переход на адрес, определяемый десятью битами непосредственных данных в одном из двух банков ПЗУ, выбираемым старшим разрядом счетчика команд РС ₁₀
CZP	11W ₅ W ₄ W ₃ W ₂ W ₁ W ₀ (C0hFFh)	$PC_{100}+1 \rightarrow A_{100}$ $010H \rightarrow PC_{106}$ $W_{50} \rightarrow PC_{50}$		Вызов подпрограммы на странице 010Н по адресу слова, определяемому шестью битами непосредственных данных; адрес возврата в регистре возврата А (11) сохраняется
CBR	11W ₅ W ₄ W ₃ W ₂ W ₁ W ₀ (C0hFFh)	$W_{5,4} \rightarrow PC_{7,6}$ $W_{30} \rightarrow PC_{30}$		Переход к подпрограмме (в пределах 4 страниц, 16 слов), определяемый шестью битами непосредственных данных
CAL (LP+CZP)	0111C ₃ C ₂ C ₁ C ₀ 11W ₅ W ₄ W ₃ W ₂ W ₁ W ₀ (70h7Fh C0hFFh)	$PC_{100}+1 \rightarrow A_{100}$ $C_{30} \rightarrow PC_{96}$ $MSB \rightarrow PC_{10}$ $W_{50} \rightarrow PC_{50}$		Переход к подпрограмме по адресу, определяемому десятью битами непосредственных данных в одном из 2 банков ПЗУ, выбираемым старшим разрядом счетчика команд PC_{10} ; сохранение адреса возврата в регистре возврата A (11)
CMS	01101101 (6Dh)	not MSB→MSB		Формирование дополнения триггера выбора банка ПЗУ
RT	01101110 (6Eh)	$A_{100} \rightarrow PC_{100}$		Возврат из подпрограммы
RTS	01101111 (6Fh)	A ₁₀₀ →PC ₁₀₀	всегда	Возврат из подпрограммы; безусловный пропуск следующей команды
SI1	01010000 (50h)		INT1=0	Пропуск следующей команды, если флаг внешнего прерывания INT1 не установлен
SI0	01010001 (51h)		INTO=0	Пропуск следующей команды, если флаг внешнего прерывания INTO не установлен
SYN	01100101 (65h)	0→T ₁₃₀		Сброс таймера; запуск таймера
TIM	01011000 (58h)		TIME=0	Пропуск следующей команды, если триггер- защелка старшего разряда таймера сброшен; сброс триггера-защелки старшего разряда таймера
HLT	01011110 00000000 (5Eh 00h)	ожидание прерывания		Установка режима резервирования; переход на адрес 0000Н ПЗУ из режима резервирования по нулевому значению триггера-защелки ТІМЕ старшего разряда таймера или по нулевому значению на одном из входов буфера D