# 計算機組織

# PA3

班級:四電機三乙

姓名:王翊峻

學號:B10707137

# Part1 R\_PipelineCPU

#### 1. **IM.v**

沿用 PA2 模組, 讀取 IM.dat 內的指令並儲存在暫存器裡。

#### 2. **RF.v**

沿用 PA2 模組, 讀取 RF.dat 內的資料並儲存在暫存器裡, 並提供寫入及讀出的功能。

#### 3. Control.v

沿用 PA2 模組,依照當前指令產生對應的控制信號。

## 4. ALU\_Control.v

沿用 PA2 模組,依照當前指令使 ALU 進行對應的運算。

#### 5. ALU.v

沿用 PA2 模組,進行邏輯或數學運算。

#### 6. Adder.v

沿用 PA2 模組,將兩個輸入相加並輸出結果,此處用來將 PC 指向 PC+4。

#### 7. IFID.v

第一層 Pipeline,用來儲存指令。

#### 8. IDEX.v

第二層 Pipeline,用來儲存各個控制信號、RF 所讀出的資料等等。

#### 9. EXMEM.v

```
module EXMEM(clk, WB, M, ALU_Result, RdAddr, WB_out, M_out, ALU_ResultOut, RdAddr_out);
input clk;
input WB;
input[1:0] M;
input[31:0] ALU_Result;
input[4:0] RdAddr;
output reg WB_out;
output reg[1:0] M_out;
output reg[31:0] ALU_ResultOut;
output reg[4:0] RdAddr_out;
always@(posedge clk)begin

WB_out = WB;
M_out = MB;
ALU_ResultOut = ALU_Result;
RdAddr_out = RdAddr;
end
end
```

第三層 Pipeline,用來儲存後面所需的控制信號,以及 ALU 的運算結果等等。

#### 10. MEMWB.v

第四層 Pipeline,用來儲存後面所需的控制信號,以及 Memory 讀取結果等等。

## 11. R\_PipelineCPU.v

將上述模組依照架構圖做連結。

#### IM.dat & RF.dat

// Register File in Hex // R[0]
// R[1]
// R[2]
// R[3]
// R[4]
// R[6]
// R[6]
// R[7]
// R[10]
// R[11]
// R[11]
// R[14]
// R[15]
// R[15]
// R[20]
// R[20]
// R[22]
// R[23]
// R[28]
// R[28]
// R[28]
// R[28]
// R[30]
// R[31] 🗐 IM.dat - 記事本 0000\_0002 7777\_7777 7F7F\_7F7F F7F7\_F7F7 7FFF\_FFFF 檔案(F) 編輯(E) 格式(O) 檢視(V) // Instruction Memory in Hex // Addr = 0x008000\_0000 // Addr = 0x01 // Addr = 0x02 // Addr = 0x03 FFFF\_0000 0000\_FFFF 4B AO OB 11 AC 0000\_0011 0000\_0023 // Addr = 0x040000\_0017 0000\_0090 // Addr = 0x05 0000\_0100 A8 0D 12 32 B0 12 11 C0 BA FF FF FF FF // Addr = 0x060000\_0250 0000\_0300 0000\_0037 0000\_0064 // Addr = 0x07// Addr = 0x08 // Addr = 0x09 0000\_0030 0000\_0000 // Addr = 0x0A// Addr = 0x0B 0000\_0000 0000\_0000 // Addr = 0x0C 0000\_0000 0000\_0000 // Addr = 0x0D // Addr = 0x0E0000\_0000 0000\_0000 0000\_0000 // Addr = 0x0F0000\_0000 0000\_0000 FFFF\_FFFF FFFF\_FFFF // Addr = 0x10// Addr = 0x11// Addr = 0x12// Addr = 0x13

■ RF.dat - 記事本

檔案(F) 編輯(E) 格式(O) 檢視(V) 說明

#### a. 第一次讀取指令為 114B\_A00B

114B\_A00B=0001\_0001\_0100\_1011\_1010\_0000\_0000\_1011 因此 OpCode = 000100, RsAddr = 5' b01010 = 10, RtAddr = 5' b01011 = 11, RdAddr = 5' b10100 = 20, funct = 6' b001011, 因此會執行加法將 R[10]+R[11]存回 R[20]。 目前 R[20] = 0000\_0034。

#### b. 第二次讀取指令為 11AC\_A80D


11AC\_A80D=0001\_0001\_1010\_1100\_1010\_1000\_0000\_1101 因此 OpCode = 000100, RsAddr = 13, RtAddr = 12, RdAddr = 21, funct = 001101, 因此執行減法, R[21] = R[13] - R[12] = 0000 0079。

#### c. 第三次讀取指令為 1232 B012

#### d. 第四次讀取指令為 11C0\_BAA6

11C0\_BAA6=0001\_0001\_1100\_0000\_1011\_1010\_1010\_0110
Opcode = 000100,RsAddr = 14,RtAddr = 0,RdAddr = 23
funct= 100110,執行 shift\_left\_logic,shamt = 01010 = 10,
因此 R[23] = R[14] << 10 = 0004\_0000

#### 輸出結果



# Part2 I\_PipelineCPU

沿用 R\_PipelineCPU 的各個模組,並加以擴充,但功能皆相同,並新增多個模組,以下只講解新增模組的部分。

#### 1. **DM.v**

沿用 PA2 模組, 讀取 DM.dat 內資料並儲存在暫存器內, 並提供寫入及讀出的功能。

#### 2. Mux32bits.v

沿用 PA2 模組,32 位元的多工器,由 Control 模組產生的控制信號來決定輸出。

### 3. I PipelineCPU.v

```
// Outputs

output wire

// Inputs
              [31:0] AddrIn,
clk
Adder Add1(4, AddrIn, AddrOut);
IM Instr_Memory(
// Outputs
Instr,
RF Register_File(clk, WB_WB[1], Instr_out[25:21], Instr_out[20:16], RdAddr_out_WB, mux4_out, RsData, RtData);
Control C1(Instr_out[31:26], ALUOp, RegWrite, MemWrite, MemRead, RegDst, ALUSrc, MemtoReg);
Mux_32bits mux1(0, {ALUOp, RegWrite, MemWrite, MemRead, RegDst, ALUSrc, MemtoReg}, 1, mux1_out);
ALU_Control C2(EX[5:0], EX[12:11], Funct);
Mux_32bits mux2(Data_out[31:0], Immediate_out, EX[13], mux2_out);
ALU A1(Data_out[63:32], mux2_out, EX[10:6], Funct, ALU_Result);
Mux_32bits mux3(RtAddr_out_EX, RdAddr_out_EX, EX[14], mux3_out);
EXMEM Register3(clk, WB_EX, M_EX, ALU_Result, Data_out[31:0], mux3_out[4:0], WB_MEM, M_MEM, ALU_ResultOut_MEM, MemWriteData, RdAddr_out_MEM);
DM Data_Memory(MemReadData, MemWriteData, ALU_ResultOut_MEM[6:0], M_MEM[1], M_MEM[0], clk);
MEMWB Register4(clk, WB_MEM, ALU_ResultOut_MEM, MemReadData, RdAddr_out_MEM, WB_WB, ALU_ResultOut_WB, MemReadData_out, RdAddr_out_WB);
Mux_32bits mux4(ALU_ResultOut_WB, MemReadData_out, WB_WB[0], mux4_out);
```

將上述模組依照架構圖做連結。

#### IM.dat & RF.dat

```
🎒 IM.dat - 記事本
 檔案(F) 編輯(E) 格式(O) 檢視(V)
// Instruction Memory in Hex
31
58
00
                  // Addr = 0x00
                  // Addr = 0x01
                  // Addr = 0x02
0A
35
59
00
09
41
87
08
45
9A
00
                  // Addr = 0x03
                  // Addr = 0x04
                  // Addr = 0x05
                  // Addr = 0x06
                  // Addr = 0x07
                  // Addr = 0x08
                  // Addr = 0x09
                  // Addr = 0x0A
                  // Addr = 0x0B
                  // Addr = 0x0C
                  // Addr = 0x0D
                  // Addr = 0x0E
// Addr = 0x0F
```

■ RF.dat - 記事本

檔案(F) 編輯(E) 格式(O) 檢視(

#### a. 第一次讀取指令為 3158\_000A

Opcode = 001100, 因此做 addiu, 且 immediate = 000A RsAddr = 10, RtAddr = 24, 因此 R[24] = R[10] + 000A =0000 001B

#### b. 第二次讀取指令為 3559 0009

Opcode = 001101, 因此做 subiu, 且 immediate = 0009 RsAddr = 10, RtAddr = 25, 因此 R[25] = R[10] - 0009 =0000 0008


#### c. 第三次讀取指令為 4187 0008

Opcode = 010000, 因此做 sw 指令, immediate = 0008 RsAddr=12, RtAddr=7, 因此 MemData[30] = 8000 0000

#### d. 第四次讀取指令為 459A 0004

Opcode = 010001, 因此做 LoadWord, immediate = 0004
RsAddr = 12, RtAddr = 26, 因此 R[26] = Mem[22 + 4] = 1234\_5678

#### 輸出結果



# Part3 FinalCPU

沿用 I\_PipelineCPU 的各個模組,並加以擴充,但功能皆相同,並新增多個模組,以下只講解新增模組的部分。

#### 1. HazardUnit.v

```
nodule HazardUnit(MemRead_EX, Rd_Addr_EX, RsAddr_ID, Rt_Addr_ID, PCWrite, IFID_Write);
input MemRead_EX;
input [4:0] Rd_Addr_EX, RsAddr_ID, Rt_Addr_ID;
output reg PCWrite = 1;
output IFID_Write;
assign IFID_Write = 1;
always@(MemRead_EX, Rd_Addr_EX, RsAddr_ID, Rt_Addr_ID) begin
if(MemRead_EX, Rd_Addr_EX == RsAddr_ID) || (Rd_Addr_EX == Rt_Addr_ID))) PCWrite = 0;
else PCWrite = 1;
end
endmodule
```

根據當前 ID、EX 階段的特定信號判斷是否要進行 stall,如果要進行 stall 就將 PCWrite 設為 0。

#### 2. ForwardUnit.v

```
module ForwardUnit(RdAddr_MEM, RdAddr_WB, RsAddr_EX, RtAddr_EX, RegWrite_MEM, RegWrite_WB, ForwardA, ForwardB);
input[4:0] RdAddr_MEM, RdAddr_WB, RsAddr_EX, RtAddr_EX;
input RegWrite_MEM, RegWrite_WB;
output reg[1:0] ForwardA = 2'b00, ForwardB = 2'b00;
always@(RegWrite_MEM, RdAddr_MEM, RegWrite_WB, RdAddr_WB, RsAddr_EX, RtAddr_EX) begin
if(RegWrite_MEM && (RdAddr_MEM != 0) && (RdAddr_MEM == RsAddr_EX)) begin ForwardA = 2'b10; end
else if (RegWrite_WB && (RdAddr_WB != 0) && (RdAddr_WB == RsAddr_EX)) begin ForwardA = 2'b01; end
else begin ForwardA = 2'b00; end

if(RegWrite_MEM && (RdAddr_MEM != 0) && (RdAddr_MEM == RtAddr_EX)) begin ForwardB = 2'b10; end
else if (RegWrite_WB && (RdAddr_WB != 0) && (RdAddr_MEM == RtAddr_EX)) begin ForwardB = 2'b10; end
else if (RegWrite_WB && (RdAddr_WB != 0) && (RdAddr_WB == RtAddr_EX)) begin ForwardB = 2'b01; end
else begin ForwardB = 2'b00; end
end
endmodule
```

根據當前 EX、MEM、WB 階段的特定信號判斷是否要進行 Forwarding, ForwardA 控制 RsData 的 forwarding, ForwardB 控制 RtData 的 forwarding。

### 3. Mux\_3to1.v

```
1  module Mux_3to1(Input1, Input2, Input3, Output1, select);
2  input[31:0] Input1, Input2, Input3;
3  input[1:0] select;
4  output[31:0] Output1;
5  assign Output1 = (select==2'b00) ? Input1
6  :(select==2'b01) ? Input2
7  :(select==2'b10) ? Input3 : Input1;
8  endmodule
```

3 選 1 的多工器,藉由接收到的 Forwarding 信號決定要從 MEM 階段做 Forwarding 還是從 WB 階段做 Forwarding,還是不做 Forwarding。

#### 4. FinalCPU.v

```
PCWrite,
[31:0] AddrOut,
wire[31:0] Instr, Instr_out, RsData, RtData;
wire[1:0] ALUDp;
wire RegMrite, MemNrite, MemRead, RegDst, ALUSrc, MemtoReg, IFID_Write;
wire [63:0] Data_out;
wire[4:0] RAdddr_out_EX, RtAddr_out_EX, RsAddr_out_EX, RdAddr_out_MEM, RdAddr_out_MB;
wire[1:0] Wb_EX, WB_MEM, WB_WB;
wire[1:0] M_EX, M_MEM;
wire[1:0] M_EX, M_MEM;
wire[1:0] ForwardA, ForwardB;
wire[1:0] Ex;
wire[31:0] ALU_Result;
wire[31:0] ALU_ResultOut_MEM, ALU_ResultOut_WB;
wire[31:0] ALU_ResultOut_MEM, ALU_ResultOut_WB;
wire[31:0] Ill_mediate, Immediate_out, MemMriteData, MemReadData_out, mux1_out, mux2_out, mux4_out, mux5_out, mux6_out;
assign Immediate = {{16(Instr_out[15:0])}, Instr_out[15:0]};
* Declaration of Instruction Memory.
                            [31:0] AddrIn,
 Adder Add1(4, AddrIn, AddrOut);
IM Instr Memory/
       Instr_Memory
// Outputs
Instr,
// Inputs
AddrIn[6:0]
RF Register_File(clk, WB_WB[1], Instr_out[25:21], Instr_out[20:16], RdAddr_out_WB, mux4_out, RsData, RtData);
Mux_32bits mux1(0, {ALUOp, RegWrite, MemWrite, MemRead, RegDst, ALUSrc, MemtoReg}, PCWrite, mux1_out);
IDEX Register2(clk, RsData, RtData, Immediate, mux1_out[7:6], Instr_out[20:16], Instr_out[15:11], Instr_out[25:21],
    Instr_out[10:6], Instr_out[5:0], mux1_out[5], mux1_out[4], mux1_out[3], mux1_out[2], mux1_out[1], mux1_out[0],
    Data_out, Immediate_out, RtAddr_out_EX, RdAddr_out_EX, RsAddr_out_EX, WB_EX, M_EX, EX);
Mux 3to1 mux 5(Data out[63:32], mux4 out, ALU ResultOut MEM, mux5 out, ForwardA);
Mux_3to1 mux_6(Data_out[31:0], mux4_out, ALU_ResultOut_MEM, mux6_out, ForwardB);
Mux 32bits mux3(RtAddr out EX, RdAddr out EX, EX[14], mux3 out);
EXMEM Register3(clk, WB_EX, M_EX, ALU_Result, mux6_out, mux3_out[4:0], WB_MEM, M_MEM, ALU_ResultOut_MEM, MemWriteData, RdAddr_out_MEM);
 DM Data_Memory(MemReadData, MemWriteData, ALU_ResultOut_MEM[6:0], M_MEM[1], M_MEM[0], clk);
```

將上述模組依照架構圖做連結。

#### IM.dat & RF.dat

```
■ RF.dat - 記事本
```

IIVI.dat & RF.dat	檔案(F) 編輯(E) 格式(O) 檢視(V)
∭ IM.dat - 記事本	// Register File in Hex 0000_0000 // R[0]
IW. Gat Ri \$4	0000_0000
檔案(F) 編輯(E) 格式(O) 檢視(V) 說	<u>明</u> 0000_0002 // R[2]
// Instruction Memory in Hex	7777_7777 // R[3]
10   // Addr = 0x00	) 7F7F_7F7F // R[4]
$\frac{1}{43}$ // Addr = 0x01	F7F7_F7F7 // R[5]
D0   // Addr = 0x02	
OB $// \text{Addr} = 0 \times 03$	
13   // Addr = 0x04	
41   // Addr = 0x05	5 0000 <u>0011 // R[10]</u>
D8 // Addr = $0 \times 06$	; 0000_0023 // R[11]
0D   // Addr = 0x07	7
45  // Addr = 0x08	, 0000_0090 // K[13]
9C   // Addr = 0x09	
00   // Addr = 0x0A	
04   // Addr = 0x0E	3 0000_0037 // R[17]
$ 41 \qquad // \text{ Addr} = 0 \times 00$	· 0000_0064 // R[18]
$ 9C $ // Addr = $0 \times 0E$	\
00   // Addr = 0x0E	
08   // Addr = 0x0F	
$\frac{45}{\sqrt{Addr}} = 0x10$	
9D // Addr = $0x11$	0000_0000 // R[24]
00   // Addr = 0x12	) 0000_0000 // R[25]
08   // Addr = 0x13	, UUUU_UUUU // K[26]
13   // Addr = 0x14	
AA // Addr = $0x15$	
FO // Addr = $0x16$	
OB  // $Addr = Ox17$	

#### a. 第一次讀取指令為 1043\_D00B

執行 add \$R26, \$R02, \$R03

$$R[26] = R[2] + R[3] = 7777_7779$$

#### b. 第二次讀取指令為 1341\_D80D

執行 sub \$R27, \$R26, \$R01

因上一個指令結果尚未存入 R[26], 因此需要做 Forward

$$R[27] = R[26] - R[1] = 7777_7778$$

#### c. 第三次讀取指令為 459C\_0004

執行 lw \$R28, 4(\$R12)

 $R[28] = MEM[26] = 1234_5678$ 

#### d. 第四次讀取指令為 419C\_0008

執行 sw \$R28, 8(\$R12)

因上一個指令結果尚未從 Memory 取出,因此無法做Forward,需要先做一次 Stall,才能做 Forward。

 $MEM[30] = R[28] = 1234_5678$ 

#### e. 第五次讀取指令為 459D\_0008

執行 lw \$R29, 8(\$R12)

R[29]=MEM[30], 不須做 Forward 或 Stall

#### f. 第六次讀取指令為 13AA\_F00B

執行 add \$R30, \$R29, \$R10

因上一個指令結果尚未從 Memory 取出,因此無法做

Forward,需要先做一次 Stall,才能做 Forward。

$$R[30] = R[29] + R[10] = 1234_5689$$

#### 輸出結果

■ RF.out - 記事本								
描案(F) 編輯(E)	格式(O)	檢視(V)	說明	_			10.18.	****
00000000 00000001 00000002 7777777 7f7f7f7f f7f7f7f7 7ffffffff 80000000 ffff0000 0000ffff 00000011 00000023 0000016 00000090 00000100 00000250 0000037 00000037 00000004 00000000 00000000 00000000 000000			M/U-7_J	檔ffffffffffffffffffffffffffffffffffff	編輯(E)	格式(O)	檢視(V)	說明

#### 作業總結與心得

這次的作業實作了上課所學到的 Pipeline 架構以及 Hazard Detect 跟 Forwarding,實現電路的過程中我也更加熟悉 Hazard 的判斷條件,以及如何做 Stall,把後續都指令都往後延一個 Clock,也更加清楚 Forwarding 可能會產生哪些衝突,以及要如何避免它發生,這次的作業讓我深刻了解這個單元所要教導的東西,讓我能夠將上課所學到的理論實現成電路。