

計算機組織

PA3

班級：四電機三乙

姓名：王翊峻

學號：B10707137

Part1

R_PipelineCPU

1. IM.v

沿用 PA2 模組，讀取 IM.dat 內的指令並儲存在暫存器裡。

2. RF.v

沿用 PA2 模組，讀取 RF.dat 內的資料並儲存在暫存器裡，並提供寫入及讀出的功能。

3. Control.v

沿用 PA2 模組，依照當前指令產生對應的控制信號。

4. ALU_Control.v

沿用 PA2 模組，依照當前指令使 ALU 進行對應的運算。

5. ALU.v

沿用 PA2 模組，進行邏輯或數學運算。

6. Adder.v

沿用 PA2 模組，將兩個輸入相加並輸出結果，此處用來將 PC 指向 PC+4。

7. IFID.v

```
1 module IFID(clk, Instr, Instr_out);
2     input clk;
3     input [31:0] Instr;
4     output reg [31:0] Instr_out;
5     always @(posedge clk) begin
6         Instr_out = Instr;
7     end
8 endmodule
9
```

第一層 Pipeline，用來儲存指令。

8. IDEX.v

```
1 module IDEX(clk, RsData, RtData, ALUOp, RdAddr, Shamt, funct, RegWrite, MemWrite, MemRead,
2 Data_out, RdAddr_out, WB, M, EX);
3     input clk;
4     input [31:0] RsData, RtData;
5     input [1:0] ALUOp;
6     input [5:0] funct;
7     input [4:0] RdAddr, Shamt;
8     input RegWrite, MemWrite, MemRead;
9     output reg [63:0] Data_out;
10    output reg [4:0] RdAddr_out;
11    output reg WB;
12    output reg [1:0] M;
13    output reg [12:0] EX;
14    always@(posedge clk) begin
15        Data_out = {RsData, RtData};
16        RdAddr_out = RdAddr;
17        WB = RegWrite;
18        M = {MemWrite, MemRead};
19        EX = {ALUOp, Shamt, funct};
20    end
21 endmodule
```

第二層 Pipeline，用來儲存各個控制信號、RF 所讀出的資料等等。

9. EXMEM.v

```
1 module EXMEM(clk, WB, M, ALU_Result, RdAddr, WB_out, M_out, ALU_ResultOut, RdAddr_out);
2     input clk;
3     input WB;
4     input[1:0] M;
5     input[31:0] ALU_Result;
6     input[4:0] RdAddr;
7     output reg WB_out;
8     output reg[1:0] M_out;
9     output reg[31:0] ALU_ResultOut;
10    output reg[4:0] RdAddr_out;
11    always@(posedge clk)begin
12        WB_out = WB;
13        M_out = M;
14        ALU_ResultOut = ALU_Result;
15        RdAddr_out = RdAddr;
16    end
17 endmodule
```

第三層 Pipeline，用來儲存後面所需的控制信號，以及 ALU 的運算結果等等。

10. MEMWB.v

第四層 Pipeline，用來儲存後面所需的控制信號，以及 Memory 讀取結果等等。

11. R_PipelineCPU.v

```
29 module R_PipelineCPU(  
30     // Outputs  
31     output wire [31:0] AddrOut,  
32     // Inputs  
33     input wire [31:0] AddrIn,  
34     input wire clk  
35 );  
36 wire[31:0] Instr, Instr_out, RsData, RtData;  
37 wire[1:0] ALUOp;  
38 wire RegWrite, MemWrite, MemRead;  
39 wire[63:0] Data_out;  
40 wire[4:0] RdAddr_out_EX, RdAddr_out_MEM, RdAddr_out_WB;  
41 wire WB_EX, WB_MEM, WB_WB;  
42 wire[1:0] M_EX, M_MEM;  
43 wire[12:0] EX;  
44 wire[31:0] ALU_Result;  
45 wire[5:0] Funct;  
46 wire[31:0] ALU_ResultOut_MEM, ALU_ResultOut_WB;  
47 /*  
48  * Declaration of Instruction Memory.  
49  * CAUTION: DONT MODIFY THE NAME.  
50  */  
51 Adder Add1(4, AddrIn, AddrOut);  
52 IM Instr_Memory(  
53     // Outputs  
54     Instr,  
55     // Inputs  
56     AddrIn  
57 );  
58 IFID Register(clk, Instr, Instr_out);  
59 /*  
60  * Declaration of Register File.  
61  * CAUTION: DONT MODIFY THE NAME.  
62  */  
63 RF Register_File(clk, WB_WB, Instr_out[25:21], Instr_out[20:16], RdAddr_out_WB, ALU_ResultOut_WB, RsData, RtData);  
64  
65 Control C1(Instr_out[31:26], ALUOp, RegWrite, MemWrite, MemRead);  
66  
67 IDEX Register2(clk, RsData, RtData, ALUOp, Instr_out[15:11], Instr_out[10:6], Instr_out[5:0], RegWrite, MemWrite, MemRead,  
68     Data_out, RdAddr_out_EX, WB_EX, M_EX, EX);  
69  
70 ALU_Control C2(EX[5:0], EX[12:11], Funct);  
71  
72 ALU A1(Data_out[63:32], Data_out[31:0], EX[10:6], Funct, ALU_Result);  
73  
74 EXMEM Register3(clk, WB_EX, M_EX, ALU_Result, RdAddr_out_EX, WB_MEM, M_MEM, ALU_ResultOut_MEM, RdAddr_out_MEM);  
75  
76 MEMWB Register4(clk, WB_MEM, ALU_ResultOut_MEM, RdAddr_out_MEM, WB_WB, ALU_ResultOut_WB, RdAddr_out_WB);  
77  
78 endmodule
```

將上述模組依照架構圖做連結。

IM.dat & RF.dat

| IM.dat - 記事本 | | RF.dat - 記事本 | |
|------------------------------|----------------|-------------------------|----------|
| 檔案(F) | 編輯(E) | 檔案(F) | 編輯(E) |
| 格式(O) | 檢視(V) | 格式(O) | 檢視(V) |
| 說明 | | 說明 | |
| // Instruction Memory in Hex | | // Register File in Hex | |
| 11 | // Addr = 0x00 | 0000_0000 | // R[0] |
| 4B | // Addr = 0x01 | 0000_0001 | // R[1] |
| A0 | // Addr = 0x02 | 0000_0002 | // R[2] |
| 0B | // Addr = 0x03 | 7777_7777 | // R[3] |
| 11 | // Addr = 0x04 | 7F7F_7F7F | // R[4] |
| AC | // Addr = 0x05 | F7F7_F7F7 | // R[5] |
| A8 | // Addr = 0x06 | 7FFF_FFFF | // R[6] |
| 0D | // Addr = 0x07 | 8000_0000 | // R[7] |
| 12 | // Addr = 0x08 | FFFF_0000 | // R[8] |
| 32 | // Addr = 0x09 | 0000_FFFF | // R[9] |
| B0 | // Addr = 0x0A | 0000_0011 | // R[10] |
| 12 | // Addr = 0x0B | 0000_0023 | // R[11] |
| 11 | // Addr = 0x0C | 0000_0017 | // R[12] |
| C0 | // Addr = 0x0D | 0000_0090 | // R[13] |
| BA | // Addr = 0x0E | 0000_0100 | // R[14] |
| A6 | // Addr = 0x0F | 0000_0250 | // R[15] |
| FF | // Addr = 0x10 | 0000_0300 | // R[16] |
| FF | // Addr = 0x11 | 0000_0037 | // R[17] |
| FF | // Addr = 0x12 | 0000_0064 | // R[18] |
| FF | // Addr = 0x13 | 0000_0030 | // R[19] |
| | | 0000_0000 | // R[20] |
| | | 0000_0000 | // R[21] |
| | | 0000_0000 | // R[22] |
| | | 0000_0000 | // R[23] |
| | | 0000_0000 | // R[24] |
| | | 0000_0000 | // R[25] |
| | | 0000_0000 | // R[26] |
| | | 0000_0000 | // R[27] |
| | | 0000_0000 | // R[28] |
| | | 0000_0000 | // R[29] |
| | | FFFF_FFFF | // R[30] |
| | | FFFF_FFFF | // R[31] |

a. 第一次讀取指令為 114B_A00B

114B_A00B=0001_0001_0100_1011_1010_0000_0000_1011

因此 OpCode = 000100，RsAddr = 5' b01010 = 10，

RtAddr = 5' b01011 = 11，RdAddr = 5' b10100 = 20，

funct = 6' b001011，因此會執行加法將 R[10]+R[11]存回

R[20]。目前 R[20] = 0000_0034。

b. 第二次讀取指令為 11AC_A80D

11AC_A80D=0001_0001_1010_1100_1010_1000_0000_1101

因此 OpCode = 000100，RsAddr = 13，RtAddr = 12，

RdAddr = 21，funct = 001101，因此執行減法，R[21] =

R[13] - R[12] = 0000_0079。

c. 第三次讀取指令為 1232 B012

1232 B012 = 0001 0010 0011 0010 1011 0000 0001 0010

Opcode = 000100 , RsAddr = 17 , RtAddr = 18 , RdAddr =

22, funct = 010010, 執行 and 運算, 因此 R[22] =

$$R[17] \& R[18] = 0000\ 0037 \& 0000\ 0064 = 0000\ 0024.$$

d. 第四次讀取指令為 11C0 BAA6

11C0 BAA6=0001 0001 1100 0000 1011 1010 1010 0110

Opcode = 000100 , RsAddr = 14 , RtAddr = 0 , RdAddr = 23

funcnt= 100110，執行 shift left logic，shamt = 01010 = 10，

因此 $R[23] = R[14] \ll 10 = 0004\ 0000$

輸出結果



RF.out - 記事本

檔案(F) 編輯(E) 格式(O) 檢視(V) 說明

00000000
00000001
00000002
77777777
7f7f7f7f
f7f7f7f7
7fffffff
80000000
ffff0000
0000ffff
00000011
00000023
00000017
00000090
00000100
00000250
00000300
00000037
00000064
00000030
00000034 //R[20]
00000079 //R[21]
00000024 //R[22]
00040000 //R[23]
00000000
00000000
00000000
00000000
00000000
00000000
00000000
ffffffff
ffffffff

第 21 列, 第 17 行 100% Windows (CRLF) UTF-8

Part2

I_PipelineCPU

沿用 R_PipelineCPU 的各個模組，並加以擴充，但功能皆相同，並新增多個模組，以下只講解新增模組的部分。

1. DM.v

沿用 PA2 模組，讀取 DM.dat 內資料並儲存在暫存器內，並提供寫入及讀出的功能。

2. Mux32bits.v

沿用 PA2 模組，32 位元的多工器，由 Control 模組產生的控制信號來決定輸出。

3. I_PipelineCPU.v

```
29 module I_PipelineCPU(  
30     // Outputs  
31     output wire    [31:0]  AddrOut,  
32     // Inputs  
33     input  wire    [31:0]  AddrIn,  
34     input  wire      clk  
35 );  
36 wire[31:0] Instr, Instr_out, RsData, RtData;  
37 wire[1:0] ALUOp;  
38 wire RegWrite, MemWrite, MemRead, RegDst, ALUSrc, MemtoReg;  
39 wire[63:0] Data_out;  
40 wire[4:0] RdAddr_out_EX, RtAddr_out_EX, RdAddr_out_MEM, RdAddr_out_WB;  
41 wire[1:0] WB_EX, WB_MEM, WB_WB;  
42 wire[1:0] M_EX, M_MEM;  
43 wire[14:0] EX;  
44 wire[31:0] ALU_Result;  
45 wire[5:0] Funct;  
46 wire[31:0] ALU_ResultOut_MEM, ALU_ResultOut_WB;  
47 wire[31:0] Immediate, Immediate_out, MemWriteData, MemReadData, MemReadData_out, mux1_out, mux2_out, mux3_out, mux4_out;  
48 assign Immediate = {{16{Instr_out[15]}}, Instr_out[15:0]};  
49 /*  
50  * Declaration of Instruction Memory.  
51  * CAUTION: DONT MODIFY THE NAME.  
52  */  
53 Adder Add1(4, AddrIn, AddrOut);  
54 IM Instr_Memory(  
55     // Outputs  
56     Instr,  
57     // Inputs  
58     AddrIn  
59 );  
60 IFID Register(clk, Instr, Instr_out);  
61 /*  
62  * Declaration of Register File.  
63  * CAUTION: DONT MODIFY THE NAME.  
64  */  
65 RF Register_File(clk, WB_WB[1], Instr_out[25:21], Instr_out[20:16], RdAddr_out_WB, mux4_out, RsData, RtData);  
66  
67 Control C1(Instr_out[31:26], ALUOp, RegWrite, MemWrite, MemRead, RegDst, ALUSrc, MemtoReg);  
68  
69 Mux_32bits mux1(0, {ALUOp, RegWrite, MemWrite, MemRead, RegDst, ALUSrc, MemtoReg}, 1, mux1_out);  
70  
71 IDEX Register2(clk, RsData, RtData, Immediate, mux1_out[7:6], Instr_out[20:16], Instr_out[15:11], Instr_out[10:6],  
72     Instr_out[5:0], mux1_out[5], mux1_out[4], mux1_out[3], mux1_out[2], mux1_out[1], mux1_out[0],  
73     Data_out, Immediate_out, RtAddr_out_EX, RdAddr_out_EX, WB_EX, M_EX, EX);  
74  
75 ALU_Control C2(EX[5:0], EX[12:11], Funct);  
76  
77 Mux_32bits mux2(Data_out[31:0], Immediate_out, EX[13], mux2_out);  
78  
79 ALU A1(Data_out[63:32], mux2_out, EX[10:6], Funct, ALU_Result);  
80  
81 Mux_32bits mux3(RtAddr_out_EX, RdAddr_out_EX, EX[14], mux3_out);  
82  
83 EXMEM Register3(clk, WB_EX, M_EX, ALU_Result, Data_out[31:0], mux3_out[4:0], WB_MEM, M_MEM, ALU_ResultOut_MEM, MemWriteData, RdAddr_out_MEM);  
84  
85 DM Data_Memory(MemReadData, MemWriteData, ALU_ResultOut_MEM[6:0], M_MEM[1], M_MEM[0], clk);  
86  
87 MEMWB Register4(clk, WB_MEM, ALU_ResultOut_MEM, MemReadData, RdAddr_out_MEM, WB_WB, ALU_ResultOut_WB, MemReadData_out, RdAddr_out_WB);  
88  
89 Mux_32bits mux4(ALU_ResultOut_WB, MemReadData_out, WB_WB[0], mux4_out);  
90 endmodule
```

將上述模組依照架構圖做連結。

IM.dat & RF.dat

```

IM.dat - 記事本
檔案(F) 編輯(E) 格式(O) 檢視(V) 說明
// Instruction Memory in Hex
31          // Addr = 0x00
58          // Addr = 0x01
00          // Addr = 0x02
0A          // Addr = 0x03
35          // Addr = 0x04
59          // Addr = 0x05
00          // Addr = 0x06
09          // Addr = 0x07
41          // Addr = 0x08
87          // Addr = 0x09
00          // Addr = 0x0A
08          // Addr = 0x0B
45          // Addr = 0x0C
9A          // Addr = 0x0D
00          // Addr = 0x0E
04          // Addr = 0x0F

```

```

RF.dat - 記事本
檔案(F) 編輯(E) 格式(O) 檢視(V)
// Register File in Hex
0000_0000 // R[0]
0000_0001 // R[1]
0000_0002 // R[2]
7777_7777 // R[3]
7F7F_7F7F // R[4]
F7F7_F7F7 // R[5]
7FFF_FFFF // R[6]
8000_0000 // R[7]
FFFF_0000 // R[8]
0000_FFFF // R[9]
0000_0011 // R[10]
0000_0023 // R[11]
0000_0016 // R[12]
0000_0090 // R[13]
0000_0100 // R[14]
0000_0250 // R[15]
0000_0300 // R[16]
0000_0037 // R[17]
0000_0064 // R[18]
0000_0030 // R[19]
0000_0000 // R[20]
0000_0000 // R[21]
0000_0000 // R[22]
0000_0000 // R[23]
0000_0000 // R[24]
0000_0000 // R[25]
0000_0000 // R[26]
0000_0000 // R[27]
0000_0000 // R[28]
0000_0000 // R[29]
FFFF_FFFF // R[30]
FFFF_FFFF // R[31]

```

a. 第一次讀取指令為 3158_000A

Opcode = 001100，因此做 addiu，且 immediate = 000A

RsAddr = 10，RtAddr = 24，因此 $R[24] = R[10] + 000A = 0000_001B$

b. 第二次讀取指令為 3559_0009

Opcode = 001101，因此做 subiu，且 immediate = 0009

RsAddr = 10，RtAddr = 25，因此 $R[25] = R[10] - 0009 = 0000_0008$

c. 第三次讀取指令為 4187_0008

Opcode = 010000，因此做 sw 指令，immediate = 0008

RsAddr=12，RtAddr=7，因此 $MemData[30] = 8000_0000$

d. 第四次讀取指令為 459A_0004

Opcode = 010001，因此做 LoadWord，immediate = 0004

RsAddr = 12，RtAddr = 26，因此 $R[26] = \text{Mem}[22 + 4] =$

1234_5678

輸出結果

| RF.out - 記事本 | DM.out - 記事本 |
|----------------------------|----------------------------|
| 檔案(F) 編輯(E) 格式(O) 檢視(V) 說明 | 檔案(F) 編輯(E) 格式(O) 檢視(V) 說明 |
| 00000000 | ff |
| 00000001 | ff |
| 00000002 | ff |
| 77777777 | ff |
| 7f7f7f7f | ff |
| f7f7f7f7 | ff |
| 7fffffff | ff |
| 80000000 | ff |
| ffff0000 | ff |
| 0000ffff | ff |
| 00000011 | ff |
| 00000023 | ff |
| 00000016 | ff |
| 00000090 | ff |
| 00000100 | ff |
| 00000250 | ff |
| 00000300 | ff |
| 00000037 | ff |
| 00000064 | ff |
| 00000030 | ff |
| 00000000 | ff |
| 00000000 | ff |
| 00000000 | ff |
| 00000000 | 12 |
| 0000001b | 34 |
| 00000008 | 56 |
| 12345678 | 78 |
| 00000000 | 80 |
| 00000000 | 00 |
| 00000000 | 00 |
| 00000000 | 00 |
| ffffffff | ff |
| ffffffff | ff |

Part3

FinalCPU

沿用 I_PipelineCPU 的各個模組，並加以擴充，但功能皆相同，並新增多個模組，以下只講解新增模組的部分。

1. HazardUnit.v

```
1 module HazardUnit(MemRead_EX, Rd_Addr_EX, RsAddr_ID, Rt_Addr_ID, PCWrite, IFID_Write);
2     input MemRead_EX;
3     input[4:0] Rd_Addr_EX, RsAddr_ID, Rt_Addr_ID;
4     output reg PCWrite = 1;
5     output IFID_Write;
6     assign IFID_Write = 1;
7     always@(MemRead_EX, Rd_Addr_EX, RsAddr_ID, Rt_Addr_ID) begin
8         if(MemRead_EX && ((Rd_Addr_EX == RsAddr_ID) || (Rd_Addr_EX == Rt_Addr_ID))) PCWrite = 0;
9         else PCWrite = 1;
10    end
11 endmodule
```

根據當前 ID、EX 階段的特定信號判斷是否要進行 stall，如果要進行 stall 就將 PCWrite 設為 0。

2. ForwardUnit.v

```
1 module ForwardUnit(RdAddr_MEM, RdAddr_WB, RsAddr_EX, RtAddr_EX, RegWrite_MEM, RegWrite_WB, ForwardA, ForwardB);
2     input[4:0] RdAddr_MEM, RdAddr_WB, RsAddr_EX, RtAddr_EX;
3     input RegWrite_MEM, RegWrite_WB;
4     output reg[1:0] ForwardA = 2'b00, ForwardB = 2'b00;
5     always@(RegWrite_MEM, RdAddr_MEM, RegWrite_WB, RdAddr_WB, RsAddr_EX, RtAddr_EX) begin
6         if(RegWrite_MEM && (RdAddr_MEM != 0) && (RdAddr_MEM == RsAddr_EX)) begin ForwardA = 2'b10; end
7         else if (RegWrite_WB && (RdAddr_WB != 0) && (RdAddr_WB == RsAddr_EX)) begin ForwardA = 2'b01; end
8         else begin ForwardA = 2'b00; end
9
10        if(RegWrite_MEM && (RdAddr_MEM != 0) && (RdAddr_MEM == RtAddr_EX)) begin ForwardB = 2'b10; end
11        else if (RegWrite_WB && (RdAddr_WB != 0) && (RdAddr_WB == RtAddr_EX)) begin ForwardB = 2'b01; end
12        else begin ForwardB = 2'b00; end
13    end
14 endmodule
```

根據當前 EX、MEM、WB 階段的特定信號判斷是否要進行 Forwarding，ForwardA 控制 RsData 的 forwarding，ForwardB 控制 RtData 的 forwarding。

3. Mux_3to1.v

```
1  module Mux_3to1(Input1, Input2, Input3, Output1, select);
2      input[31:0] Input1, Input2, Input3;
3      input[1:0] select;
4      output[31:0] Output1;
5      assign Output1 = (select==2'b00) ? Input1
6                      : (select==2'b01) ? Input2
7                      : (select==2'b10) ? Input3 : Input1;
8  endmodule
```

3 選 1 的多工器，藉由接收到的 Forwarding 信號決定要
從 MEM 階段做 Forwarding 還是從 WB 階段做
Forwarding，還是不做 Forwarding。

4. FinalCPU.v

```
29 module FinalCPU
30 // Outputs
31 output wire PCWrite,
32 output wire [31:0] AddrOut,
33 // Inputs
34 input wire [31:0] AddrIn,
35 input wire clk
36 );
37 wire[31:0] Instr, Instr_out, RsData, RtData;
38 wire[1:0] ALUOp;
39 wire RegWrite, MemWrite, MemRead, RegDst, ALUSrc, MemtoReg, IFID_Write;
40 wire[63:0] Data_out;
41 wire[4:0] RdAddr_out_EX, RtAddr_out_EX, RsAddr_out_EX, RdAddr_out_MEM, RdAddr_out_WB;
42 wire[1:0] WB_EX, WB_MEM, WB_WB;
43 wire[1:0] M_EX, M_MEM;
44 wire[1:0] ForwardA, ForwardB;
45 wire[14:0] EX;
46 wire[31:0] ALU_Result;
47 wire[5:0] Funct;
48 wire[31:0] ALU_ResultOut_MEM, ALU_ResultOut_WB;
49 wire[31:0] Immediate, Immediate_out, MemWriteData, MemReadData, MemReadData_out, mux1_out, mux2_out, mux3_out, mux4_out, mux5_out, mux6_out;
50 assign Immediate = {{16(Instr_out[15])}, Instr_out[15:0]};
51 /*
52 * Declaration of Instruction Memory.
53 * CAUTION: DONT MODIFY THE NAME.
54 */
55 Adder Add1(4, AddrIn, AddrOut);
56 IM Instr_Memory(
57 // Outputs
58 Instr,
59 // Inputs
60 AddrIn[6:0]
61 );
62 IFID_Register(clk, IFID_Write, Instr, Instr_out);
63 /*
64 * Declaration of Register File.
65 * CAUTION: DONT MODIFY THE NAME.
66 */
67 RF_Register_File(clk, WB_WB[1], Instr_out[25:21], Instr_out[20:16], RdAddr_out_WB, mux4_out, RsData, RtData);
68
69 Control C1(Instr_out[31:26], ALUOp, RegWrite, MemWrite, MemRead, RegDst, ALUSrc, MemtoReg);
70
71 HazardUnit HU(M_EX[0], RtAddr_out_EX, Instr_out[25:21], Instr_out[20:16], PCWrite, IFID_Write);
72
73 Mux_32bits mux1(0, {ALUOp, RegWrite, MemWrite, MemRead, RegDst, ALUSrc, MemtoReg}, PCWrite, mux1_out);
74
75 IDEX_Register2(clk, RsData, RtData, Immediate, mux1_out[7:6], Instr_out[20:16], Instr_out[15:11], Instr_out[25:21],
76 Instr_out[10:6], Instr_out[5:0], mux1_out[5], mux1_out[4], mux1_out[3], mux1_out[2], mux1_out[1], mux1_out[0],
77 Data_out, Immediate_out, RtAddr_out_EX, RdAddr_out_EX, RsAddr_out_EX, WB_EX, M_EX, EX);
78
79 ALU_Control C2(EX[5:0], EX[12:11], Funct);
80
81 ForwardUnit FU(RdAddr_out_MEM, RdAddr_out_WB, RsAddr_out_EX, RtAddr_out_EX, WB_MEM[1], WB_WB[1], ForwardA, ForwardB);
82
83 Mux_3to1 mux_5(Data_out[63:32], mux4_out, ALU_ResultOut_MEM, mux5_out, ForwardA);
84
85 Mux_3to1 mux_6(Data_out[31:0], mux4_out, ALU_ResultOut_MEM, mux6_out, ForwardB);
86
87 Mux_32bits mux2(mux6_out, Immediate_out, EX[13], mux2_out);
88
89 ALU A1(mux5_out, mux2_out, EX[10:6], Funct, ALU_Result);
90
91 Mux_32bits mux3(RtAddr_out_EX, RdAddr_out_EX, EX[14], mux3_out);
92
93 EXMEM_Register3(clk, WB_EX, M_EX, ALU_Result, mux6_out, mux3_out[4:0], WB_MEM, M_MEM, ALU_ResultOut_MEM, MemWriteData, RdAddr_out_MEM);
94
95 DM_Data_Memory(MemReadData, MemWriteData, ALU_ResultOut_MEM[6:0], M_MEM[1], M_MEM[0], clk);
96
97 MEMWB_Register4(clk, WB_MEM, ALU_ResultOut_MEM, MemReadData, RdAddr_out_MEM, WB_WB, ALU_ResultOut_WB, MemReadData_out, RdAddr_out_WB);
98
99 Mux_32bits mux4(ALU_ResultOut_WB, MemReadData_out, WB_WB[0], mux4_out);
100 endmodule
```

將上述模組依照架構圖做連結。

IM.dat & RF.dat

| IM.dat - 記事本 | | RF.dat - 記事本 | |
|------------------------------|----------------|-------------------------|----------|
| 檔案(F) | 編輯(E) | 格式(O) | 檢視(V) |
| 說明 | | | |
| // Instruction Memory in Hex | | // Register File in Hex | |
| 10 | // Addr = 0x00 | 0000_0000 | // R[0] |
| 43 | // Addr = 0x01 | 0000_0001 | // R[1] |
| D0 | // Addr = 0x02 | 0000_0002 | // R[2] |
| 0B | // Addr = 0x03 | 7777_7777 | // R[3] |
| 13 | // Addr = 0x04 | 7F7F_7F7F | // R[4] |
| 41 | // Addr = 0x05 | F7F7_F7F7 | // R[5] |
| D8 | // Addr = 0x06 | 7FFF_FFFF | // R[6] |
| 0D | // Addr = 0x07 | 8000_0000 | // R[7] |
| 45 | // Addr = 0x08 | FFFF_0000 | // R[8] |
| 9C | // Addr = 0x09 | 0000_FFFF | // R[9] |
| 00 | // Addr = 0x0A | 0000_0011 | // R[10] |
| 04 | // Addr = 0x0B | 0000_0023 | // R[11] |
| 41 | // Addr = 0x0C | 0000_0016 | // R[12] |
| 9C | // Addr = 0x0D | 0000_0090 | // R[13] |
| 00 | // Addr = 0x0E | 0000_0100 | // R[14] |
| 08 | // Addr = 0x0F | 0000_0250 | // R[15] |
| 45 | // Addr = 0x10 | 0000_0300 | // R[16] |
| 9D | // Addr = 0x11 | 0000_0037 | // R[17] |
| 00 | // Addr = 0x12 | 0000_0064 | // R[18] |
| 08 | // Addr = 0x13 | 0000_0030 | // R[19] |
| 13 | // Addr = 0x14 | 0000_0000 | // R[20] |
| AA | // Addr = 0x15 | 0000_0000 | // R[21] |
| F0 | // Addr = 0x16 | 0000_0000 | // R[22] |
| 0B | // Addr = 0x17 | 0000_0000 | // R[23] |
| | | 0000_0000 | // R[24] |
| | | 0000_0000 | // R[25] |
| | | 0000_0000 | // R[26] |
| | | 0000_0000 | // R[27] |
| | | 0000_0000 | // R[28] |
| | | 0000_0000 | // R[29] |
| | | FFFF_FFFF | // R[30] |
| | | FFFF_FFFF | // R[31] |

a. 第一次讀取指令為 1043_D00B

執行 add \$R26, \$R02, \$R03

$$R[26] = R[2] + R[3] = 7777_7779$$

b. 第二次讀取指令為 1341_D80D

執行 sub \$R27, \$R26, \$R01

因上一個指令結果尚未存入 R[26]，因此需要做 Forward

$$R[27] = R[26] - R[1] = 7777_7778$$

c. 第三次讀取指令為 459C_0004

執行 lw \$R28, 4(\$R12)

$$R[28] = \text{MEM}[26] = 1234_5678$$

d. 第四次讀取指令為 419C_0008

執行 `sw $R28, 8($R12)`

因上一個指令結果尚未從 Memory 取出，因此無法做 Forward，需要先做一次 Stall，才能做 Forward。

$$\text{MEM}[30] = R[28] = 1234_5678$$

e. 第五次讀取指令為 459D_0008

執行 `lw $R29, 8($R12)`

$R[29] = \text{MEM}[30]$ ，不須做 Forward 或 Stall

f. 第六次讀取指令為 13AA_F00B

執行 `add $R30, $R29, $R10`

因上一個指令結果尚未從 Memory 取出，因此無法做 Forward，需要先做一次 Stall，才能做 Forward。

$$R[30] = R[29] + R[10] = 1234_5689$$

輸出結果

| RF.out - 記事本 | DM.out - 記事本 |
|----------------------------|----------------------------|
| 檔案(F) 編輯(E) 格式(O) 檢視(V) 說明 | 檔案(F) 編輯(E) 格式(O) 檢視(V) 說明 |
| 00000000 | ff |
| 00000001 | ff |
| 00000002 | ff |
| 77777777 | ff |
| 7f7f7f7f | ff |
| f7f7f7f7 | ff |
| 7fffffff | ff |
| 80000000 | ff |
| ffff0000 | ff |
| 0000ffff | ff |
| 00000011 | ff |
| 00000023 | ff |
| 00000016 | ff |
| 00000090 | ff |
| 00000100 | ff |
| 00000250 | ff |
| 00000300 | ff |
| 00000037 | ff |
| 00000064 | ff |
| 00000030 | ff |
| 00000000 | ff |
| 00000000 | ff |
| 00000000 | ff |
| 00000000 | ff |
| 00000000 | ff |
| 00000000 | ff |
| 00000000 | ff |
| 77777779 | 12 |
| 77777778 | 34 |
| 12345678 | 56 |
| 12345678 | 78 |
| 12345689 | 12 |
| ffffffff | 34 |
| | 56 |
| | 78 |
| | ff |

作業總結與心得

這次的作業實作了上課所學到的 Pipeline 架構以及 Hazard Detect 跟 Forwarding，實現電路的過程中我也更加熟悉 Hazard 的判斷條件，以及如何做 Stall，把後續都指令都往後延一個 Clock，也更加清楚 Forwarding 可能會產生哪些衝突，以及要如何避免它發生，這次的作業讓我深刻了解這個單元所要教導的東西，讓我能夠將上課所學到的理論實現成電路。