## 2023 Digital IC Design Homework 1

NAME		林宜謙							
Student ID N16100250									
Functional Simulation Result									
Stage 1 Pass		ass	Stage 2	Pass	Stage 3	Pass	Stage 4	Pass	
Stage 1									
#Stage 1 : Maximum selection with 4-input MMS									
# #Stage 1 : Pass!									
Stage 2									
					····•				
#Stage 2 : Minimum selection with 4-input MMS									
#									
#	Sta	age 2 :		Pass!					
Stage 3									
		Stage 3 : Maximum s			election wi	th 8-input	MMS		
# #St			age 3 :		Pass!	Pass!			
Stage 4									
#		St	age 4 : Mi	inimum s	election wit	th 8-input	MMS		
#			age 4 :		Pass!				
,		50	aye + :		rass:				
Description of your design									

## Description of your design

## MMS 4num.v:

宣告 cmp1 與 cmp2 為 8-bit 變數在 stage1 兩個比較的結果,而 result 變數為 module 之輸出,所以與前兩個變數都要宣告成 reg,記住輸出的結果。此題 為一組合電路,使用 always block 當其中一個輸入發生變動的時候開始進行,使用 if-else 判斷選擇 select 訊號為 1 時則輸出最小值,將兩兩比較的結果存入 cmp1 與 cmp2,再把兩個值比較的結果存入 result 中,在賦值使用"="阻塞式方式,所以會等待前一敘述執行後才會執行;而當 select 訊號為 0 時則輸出最大值,將條件句的輸出結果值相反,同樣還是使用"<"。

(註:select 訊號未宣告 bit 數,預設為 1-bit)

## MMS 8num.v:

使用到 MMS\_4num module 所以在第一行 include(不過因為放在同一目錄下所以不 include 也可以編譯),result 變數為輸出,所以宣告成 reg。使用到 MMS\_4num module,使用 by name 的方式將輸入接入,而 mms\_4n\_cmpl 與 mms\_4n\_cmp2 為 module 輸出結果,因為要輸入到 module 中要宣告成 8-bit 的 wire,而 number0~7 預設也為 wire。最後使用 always block 當輸入出現變化開始進行比較,比較的方式同 MMS\_4num 一樣將比較的結果存入 result 中。