

### Práctica 2

Máquinas de estado finitas

## Objetivo



Un cerrojo está controlado por una clave de 8 bits. Inicialmente el cerrojo se encontrará abierto y al presionar un botón se almacenará la clave. A partir de entonces, se disponen de tres intentos (pulsando nuevamente el botón) para descubrir la clave, quedando para siempre bloqueado el cerrojo si se supera el número de intentos. Además, se debe mostrar el número de intentos restantes.


2

# Implementación



- Para introducir la clave de 8 bits utilizaremos el banco de switches.
- El botón para almacenar o introducir la clave será un pulsador.
- Para mostrar que el cerrojo se encuentra abierto se encenderán todos los leds del banco de leds, y por el contrario, cuando el cerrojo esté bloqueado el banco de leds estará apagado.
- El número de intentos restantes se mostrará un display de 7 segmentos.
- El reset es asíncrono y activo a nivel bajo.


# Implementación






#### Eliminador de rebotes

- Toda señal proveniente de un contacto mecánico (p.ej. pulsadores) presenta un vaivén transitorio tras cada cambio de estado
- Un eliminador de rebotes es un circuito que filtra las transiciones que siguen a todo cambio de estado
- Dicho eliminador de rebotes está definido en 'debouncer.vhd'




### Eliminador de rebotes






## Conversor binario a 7 segmentos

- Un conversor decimal a 7 segmentos, recibe como entrada un valor en binario sin signo de 0 a 9 y produce el encendido correspondiente de los leds del display para mostrar dicho valor.
- Está definido en 'conv\_7seg.vhd'






# Diagrama de estados



Solo se muestran las condiciones en las que se produce una transición de estado



### Calificación

- El estudiante deberá realizar en casa:
  - Contestar cuestionario sobre VHDL en el CV (0.1 puntos)
  - Estudio e implementación de la práctica (0.05 puntos)
  - Memoria manuscrita contestando las cuestiones referidas a la implementación del diseño (0.05 puntos)
- El estudiante debe hacer funcionar la práctica 2 en el laboratorio en la FPGA y mostrarla al profesor
- La práctica 2 presenta una parte avanzada (+0.2 puntos)
- La práctica 2 no se recupera