

数字电路面霸真题

1. 锁存器 (latch) 和触发器 (flip-flop) 区别?

解析: 电平敏感的存储器件称为锁存器。可分为高电平锁存器和低电平锁存器，用于不同时钟之间的信号同步。有交叉耦合的门构成的双稳态的存储原件称为触发器。分为上升沿触发和下降沿触发。可以认为是两个不同电平敏感的锁存器串连而成。前一个锁存器决定了触发器的建立时间，后一个锁存器则决定了保持时间。

2. 逻辑函数的最小项与最大项之间有什么关系?

解析: 在同一问题中，下标相同的最小项和最大项互为反函数，即相同变量构成的最小项 m_i 和最大项 M_i 之间存在互补关系。

3. 组合逻辑电路的冒险现象是由于 (电路存在延时) 引起的。

解析: 竞争冒险产生的原因

(1) 门电路的传输延迟时间有差异。在门电路中，信号从一个电平向相反方向跳变时，并不是突变的。由于上升 (或下降) 时间的存在，可能产生竞争冒险。在 TTL 系列的集成电路中，一般门电路的延迟时间在 15ns 左右；在 4000 系列集成电路中，一般门电路的延迟时间为 100ns 左右；

(2) 输入信号经过的传输路径或门不同，造成到达输出级的时间有先有后，使同一个输入信号的变化通过多条途径传输，并再次在某个门电路汇合 (收敛) 时，变化先后导致输出产生的额外 “毛刺”

4. 以下说法错误的是 (D)

A. 异步时序电路的状态变化不是同时发生的，它没有统一的信号脉冲，输入信号的变化就能引起状态的变化

B. Moore 型电路的输出仅与电路的现态有关

C. 同步时序电路的状态只在统一的信号脉冲控制下才同时变化一次，如果信号脉冲没有到来，即使输入信号发生变化，电路的状态仍不改变

D. Mealy 型电路的输出仅是输入变量的函数

解析: 异步时序电路是电路中触发器的时钟输入端没有接在统一的时钟脉冲上，或电路中没有时钟脉冲 (如 SR 锁存器构成的时序电路)，电路中各存储单元的状态更新不是同时发生，所以 A 选项正确；Moore 型电路输出仅与电路的现态有关，Mealy 型输出不仅和当前状态有关而且和输入有关，所以 B 选项正确，同时 D 选项错误；同步时序电路中存储电路状态的转换是在同一时钟源的同一脉冲边沿作用下同步进行的，所以 C 选项正确。

5. 以下描述错误的是 (D)

A. 触发器按结构形式分为：基本 RS 触发器、时钟 RS 触发器、主从结构触发器、边沿触发器等

B. 触发器按功能分有：RS 触发器、JK 触发器、D 触发器、T 触发器等

C. 触发器是能够记忆一位二值信号的基本逻辑单元，是构成各种数字系统的基本逻辑单元

D. 触发器都有保持和反转功能

解析：按逻辑功能不同分为：RS 触发器、D 触发器、JK 触发器、T 触发器。按触发方式不同分为：电平触发器、边沿触发器和脉冲触发器。按电路结构不同分为：基本 RS 触发器和钟控触发器。按存储数据原理不同分为：静态触发器和动态触发器；按构成触发器的基本器件不同分为：双极型触发器和 MOS 型触发器，所以选项 A 和选项 B 正确；触发器能够存储 1 位二值信号的基本单元电路，所以选项 C 正确；例如，D 触发器是一种最简单的触发器，在触发边沿到来时，将输入端的值存入其中，并且这个值与当前存储的值无关，D 触发器并没有翻转的功能，D 选项错误。

6. 表示任意两位无符号十进制数需要 (A) 位二进制数

A. 7 B. 8 C. 6 D. 5

解析：最大的两位无符号十进制数是 99，需要用 7 位二进制数表示。

7. 下列电路中属于时序逻辑电路的是 (B)

A. 译码器 B. 计数器 C. 编码器 D. 数据选择器

解析：常用的组合逻辑电路有编码器、译码器、数据选择器、加法器、乘法器、数值比较器等；常用的时序逻辑电路有寄存器、计数器、序列检测器等。

8. 数字电路设计中，下列哪种手段无法消除竞争冒险现象 (D)

A. 加滤波电容，消除毛刺
B. 增加冗余项消除逻辑冒险
C. 增加选通信号，避开毛刺
D. 降低时钟频率

9. 时钟的占空比指的是 (D)

A. 时钟的变化速度
B. 时钟的变化范围
C. 低脉冲的持续时间与脉冲总周期的比值
D. 高脉冲的持续时间与脉冲总周期的比值

解析：工作周期（英语：Duty Ratio, Duty Cycle）是频射、微波电路、低频交流和直流电流等多个领域的一个概念，表示在一个周期内，工作时间与总时间的比值，有多个具体定义方式。脉冲信号高电平持续的时间（称为脉冲宽度）与脉冲周期的比值，称为脉冲的工作周期，所以选 D

10. 十进制数-1, 用 4 位二进制表示的原码、补码、反码分别是 (D)

A 1001B 0111B 1110B
B 1111B 0111B 1000B
C 1111B 1110B 1000B
D 1001B 1111B 1110B

11. 逻辑电路低功耗设计中，无效方法是 (A)

A 采用慢速设计
B 减少信号翻转
C 采用较慢速的时钟

D 提高阈值电压

$$P = \frac{1}{2} V_{DD}^2 \cdot C_{load} \cdot T_r$$

解析：动态功耗计算公式：

A. 不一定； B. 降低翻转率，可以降低动态功耗； C. 降低时钟频率，可以降低动态功耗； D. 使用高阈值电压晶体管 HVT，降低漏电流，可以降低静态功耗；

12. 同步时序电路的状态只在统一的时钟脉冲控制下才同时变化一次，如果时钟脉冲没有到来，即使输入信号发生变化，电路的状态仍不改变（√）

解析：时序逻辑电路有两种形式：一是同步时序电路，电路状态只在统一的时钟脉冲控制下才同时变化一次，如果时钟脉冲没有到来，即使输入信号发生变化，电路的状态仍不改变；二是异步时序电路，电路状态变化不是同时发生的，它没有统一的信号脉冲，输入信号的变化就能引起状态的变化。

13. 组合逻辑电路的特点是输出信号只是该时刻的输入信号的函数，它是无记忆功能的。时序逻辑电路的特点是任何时刻产生的稳定输出信号不仅与该时刻输入信号有关，而且与它过去的状态有关（√）

解析：组合逻辑电路和时序逻辑电路的基本特点。

14. 时序逻辑电路不仅与输入有关，还与原来的状态有关。（√）、

解析：时序逻辑电路任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态

15. 数字信号在仿真时不可能出现如下(B)值

A. Z B. Y C. X D. 1

解析：verilog 里面有 4 种逻辑状态 0、1、z、x，分别对应低电平、高电平、高阻态、不确定状态；

16. 格雷码的概念及应用场景。

解析：格雷码是一种 BCD 编码，它的基本的特点是任意两个相邻的代码只有一位二进制数不同； 异步 FIFO 中用格雷码，因为跳变位数只有一位，可以减小进入亚稳态的概率；在状态机中给状态编码的时候用到格雷码，可以通过减少相邻状态跳变位数来减少动态功耗；

17. 如何判别电路是否出现竞争冒险？

解析：可以通过逻辑表达式判断，出现两个相反的表达式直接进行逻辑运算，或通过卡诺图，圆圈相切且相切部分未包围则有竞争冒险存在

18. 逻辑函数的描述方法有几种？

解析：逻辑真值表、逻辑函数式、逻辑图、波形图

19. 简述 MOS 管如何“用电控制电”？

解析：以 N 沟道增强型 MOS 管为例，当 MOS 管的栅源电压 V_{gs} 大于开启电压 V_T 时，由于在栅极与 P 型半导体衬底之间存在电场作用，从而在 P 型半导体衬底上表面形成 N 型导电沟道，当施加漏源电压 V_{ds} 后，N 沟道增强型 MOS 管的源极和漏极之间将会有电流经过，从而实现“用电控制电”。

20. 有竞争是否一定就存在冒险？

解析：错。产生竞争冒险的根本原因在于门电路存在时间延迟，因此发生冒险则一定存在竞争，而竞争不一定引起冒险，抛开冒险谈竞争也是没有意义的。

21. 逻辑代数运算中的逻辑函数表达式是否可以等效替换？（如 $L1=AB+C(A \text{ 异或 } B)$ ，经变换得 $L1=AB+C(A+B)$ ，是否可以认为 $(A \text{ 异或 } B) = (A+B)$ ？）

解析：错。逻辑代数运算不等于算数代数运算，不同的逻辑表达式代表不同的电路结构，因此两者之间不能画等号。

22. 逻辑变量的取值，1 比 0 大？

解析：错。逻辑变量为 0 或者 1 的时候，代表高低电平，而非表示数量的大小。

23. 有权值码一定是明码吗？

解析：错。对于 BCD 码中的 8421、5421、2421 码均为有权值码，但只有 8421 码为明码，因为其编码方式唯一。

24. CMOS 反相器是由一个 NMOS 和一个 PMOS 组成。

25. 对于 N 沟道增强型 MOS 管，形成 N 沟道的条件是 $V_{gs} > V_T$ 。

26. 简述高阻态和浮空（悬空）的区别？

解析：高阻态：指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响。当三态门处于高阻态时，无论该门的输入如何变化，都不会对其输出有贡献。浮空（悬空）：指的是逻辑器件的输入引脚既不接高电平，也不接低电平，由于逻辑器件的内部结构，当它输入引脚悬空时，相当于该引脚接了高电平。

27. 简述 NMOS 管的基本结构？

解析：在 P 型半导体衬底上，制作了两个高掺杂浓度的 N 型区，形成 MOS 管的源极 S (Source) 和漏极 D (Drain)。第三个电极称为栅极 G (Gate)，通常用金属铝和多晶硅制作。栅极和衬底之间被二氧化硅绝缘层隔开，绝缘层的厚度极薄。

28. 谈谈你对输入端噪声容限的理解？

解析：对于一个 CMOS 反相器而言，当输入电压偏离正常的低电平而升高，或者偏离正常的高电平而降低时，当变化的大小不超过规定的允许范围，则输出的高电平或者低电平并不会立刻改变，那么这个允许范围称之为输入端的噪声容限。

29. 当时序逻辑电路存在有效循环时该电路能够自启动。()

解析: ×; 对于 mealy(米利型)时序逻辑电路, 需要有输入信号电路才能启动。

30. 扇出系数是什么, 怎么计算?

解析: 扇出系数是指正常工作范围内, 一个门电路的输出端能够连接同一系列门电路输入端的最大数目。扇出系数越大, 门电路的带负载能力就越强, 扇出系数等于高电平输出电流比上高电平输入电流。

31. 什么是串行电路, 什么是并行电路?

解析: 串行电路: 首尾相连, 数据等待上一级的处理完成后下一级才可处理, 速度较慢, 时效性较差;

并行电路: 多路数据可同时处理。速度较快, 时效性较好。

32. CMOS 门电路是由什么构成的? 它的特点是什么?

解析: CMOS 门电路由场效应管构成的, 它的特点是集成度高, 功耗低, 速度慢, 抗静电能力差, 因此在大规模集成电路和微处理器中占支配地位。

33. TTL 门电路是由什么构成的? 它的特点是什么?

解析: TTL 门电路是由双极性三极管构成的, 他的特点是速度快, 抗静电能力强, 集成度低, 功耗大。广泛应用于中, 小规模集成电路中。

34. 基尔霍夫定律的内容是什么?

解析: 基尔霍夫定律包括电流定律和电压定律

电流定律: 在集总电路中, 任何时刻, 对任一节点, 所有流出节点的支路电流的代数和恒等于零。

电压定律: 在集总电路中, 任何时刻, 沿任一回路, 所有支路电压的代数和恒等于零。

35. 三极管的三种工作状态?

解析: 三极管有 3 种工作状态, 分别是截止状态、放大状态、饱和状态。

当三极管的发射结反偏, 集电结反偏时, 三极管就会进入截止状态。

当三极管发射结正偏, 集电结反偏, 三极管就会进入放大状态。

当三极管发射结正偏, 集电结正偏时, 三极管工作在饱和状态。

36. 你知道哪些常用逻辑电平? TTL 与 COMS 电平可以直接互连吗?

解析: 常用逻辑电平: 12V, 5V, 3.3V; TTL 和 CMOS 不可以直接互连, 由于 TTL 是在 0.3-3.6V 之间, 而 CMOS 则是有在 12V 的有在 5V 的。CMOS 输出接到 TTL 是可以直接互连。TTL 接到 CMOS 需要在输出端口加一上拉电阻接到 5V 或者 12V。

37. 时序逻辑电路中的竞争冒险现象。

解析: 因为时序逻辑电路中包含组合逻辑电路和存储电路两部分, 所以它的竞争冒险现象也包含两个方面。

组合逻辑部分可能产生竞争冒险现象;

存储电路中,当输入信号和时钟信号同时改变且途经不同路径到达同一个触发器,便产生了竞争,竞争的结果有可能导致触发器误动作。这种现象称为存储电路的竞争冒险现象。

38. 字节、字、位、比特的关系。

解析: 1 位=1 比特; 1 字=2 字节; 1 字节=8 位; 1 字=16 位。

位

位是计算机存储的最小单位,简记为b,也称为比特(bit)计算机中用二进制的0和1来表示数据,一个0或1就代表一位。位数通常指计算机中一次能处理的数据大小;

比特

比特(bit)是由英文BIT音译而来,比特同时也是二进制数字中的位,是信息量的度量单位,为信息量的最小单位;

字节

字节,英文Byte,是计算机用于计量存储容量的一种计量单位,通常情况下一字节等于八位,字节同时也在一些计算机编程语言中表示数据类型和语言字符,在现代计算机中,一个字节等于八位;

字

字是表示计算机自然数据单位的术语,在某个特定计算机中,字是其用来一次性处理事务的一个固定长度的位(bit)组,在现代计算机中,一个字等于两个字节。

计算机中的存储单位有: bit、B、KB、MB、GB、TB、PB、EB、ZB、YB、BB、NB、DB 等。

这些单位中最小的单位是——位 bit (比特)(Binary Digits),一个位存放一位二进制数,即0或1,它是计算机存储中最小的存储单位。

其他的单位相互之间的换算关系入下:

1 Byte (B) = 8 bit;

1 Kilo Byte (KB) = 1024B;

1 Mega Byte (MB) = 1024 KB;

1 Giga Byte (GB) = 1024 MB;

1 Tera Byte (TB) = 1024 GB;

1 Peta Byte (PB) = 1024 TB;

39. 时序逻辑的分析方法？

解析：1. 从给定的逻辑图中写出每个触发器的驱动方程；

2. 将得到的这些驱动方程带入相应触发器的特性方程，得出每个触发器的状态方程，从而得到由这些状态方程组成的整个时序电路的次态方程组；

3. 根据逻辑图写出电路的输出方程。

40. 原码、反码、补码之间的关系以及补码的运算

解析：符号位：码字的首位表示符号位。0 表正数，1 表负数

正数：原码=反码=补码

负数：原码符号位保持不变，其余位全部取反得到反码；反码末尾+1，得到补码；

在计算机或者电路中，无直接减法运算。涉及到减法运算时，需要转为补码运算然后进行相加。进行补码运算时，注意两个加数、和的位数问题。

PS：两个同符号数相加时，它们的绝对值之和不可超过有效数字位能够表示的最大值。

用二进制补码运算求出 $13 + 10$ 、 $13 - 10$ 、 $-13 + 10$ 和 $-13 - 10$ 。

解：由于 $13 + 10$ 和 $-13 - 10$ 的绝对值为 23，所以必须用有效数字为 5 位的二进制数才能表示，再加上一位符号位，就得到 6 位的二进制补码。

由式(1.4.1)和式(1.4.3)可知，+13 的二进制补码应为 **001101**（最高位为符号位），-13 的二进制补码为 **110011**，+10 的二进制补码为 **001010**，-10 的二进制补码为 **110110**。计算结果分别为

$$\begin{array}{rcl} +13 & \mathbf{0} & \mathbf{01101} \\ +10 & \mathbf{0} & \mathbf{01010} \\ \hline +23 & \mathbf{0} & \mathbf{10111} \end{array} \quad \begin{array}{rcl} +13 & \mathbf{0} & \mathbf{01101} \\ -10 & \mathbf{1} & \mathbf{10110} \\ \hline +3 & \mathbf{(1)0} & \mathbf{00011} \end{array}$$

$$\begin{array}{rcl} -13 & \mathbf{1} & \mathbf{10011} \\ +10 & \mathbf{0} & \mathbf{01010} \\ \hline -3 & \mathbf{1} & \mathbf{11101} \end{array} \quad \begin{array}{rcl} -13 & \mathbf{1} & \mathbf{10011} \\ -10 & \mathbf{1} & \mathbf{10110} \\ \hline -23 & \mathbf{(1)1} & \mathbf{01001} \end{array}$$

41. 格雷码相关知识

1) 格雷码是无权码，无大小之分；

2) 格雷码是可靠性编码，相邻码字仅有 1 位变化；

3) 格雷码是绝对编码方式，具有反射特性和循环特性；

4) 格雷码可以有二进制码最高位不变，其余每位由该位二进制码和上一位异或而成；

某二进制数为 $B_{n-1}B_{n-2}\cdots B_2B_1B_0$

其对应的格雷码为 $G_{n-1}G_{n-2}\cdots G_2G_1G_0$

其中：最高位保留—— $G_{n-1} = B_{n-1}$


其他各位—— $G_i = B_{i+1} \oplus B_i \quad i=0, 1, 2, \dots, n-2$

异或运算：

相同为0

相异为1

例：二进制数为 $1 \quad 0 \quad 1 \quad 1 \quad 0$
格雷码为 $1 \quad 1 \quad 1 \quad 0 \quad 1$



42. 卡诺图的化简步骤

用卡诺图化简逻辑函数时可按如下步骤进行：

(1) 将函数化为最小项之和的形式。

(2) 画出表示该逻辑函数的卡诺图。

(3) 找出可以合并的最小项。

(4) 选取化简后的乘积项。选取的原则是：

① 这些乘积项应包含函数式中所有的最小项(应复盖卡诺图中所有的1)。

② 所用的乘积项数目最少。也就是可合并的最小项组成的矩形组数目最少。

③ 每个乘积项包含的因子最少。也就是每个可合并的最小项矩形组中应包含尽量多的最小项。

PS：卡洛图化简结果不唯一

