

数字设计面霸真题

1.多比特信号直接打两拍同步是否可行?

打两拍同步之后的信号, 可能有目标时钟域一个 cycle 的脉宽误差, 这种同步误差是多比特信号直接打两拍同步的原因。

2.transaction、transfer、operation 的区别是什么?

- Transaction: 一个 AXI Master 启动一个 Transaction 来与一个 AXI Slave 通信, 一般情况下 Transaction 在多个通道上进行 Master 与 Slave 之间的信息交换, 这一整套的信息交换构成了 AXI Transaction。
- Burst: 是一种根据单个地址完成多个数据项传输的过程, 每一个传输的数据项都被称为 Beat (Transfer)。由于只有一个地址传输, 突发中每个 Beat (Transfer) 的地址都是基于传输类型 (INCR、FIXED 或 WRAP) 计算得到的。
- Beat (Transfer) : 是 AXI 突发中的单个数据传输。

3.CAM 和 RAM?

CAM 是一种特殊的存储器。所谓 CAM, 即内容寻址存储器。CAM 存储器在其每个存储单元都包含了一个内嵌的比较逻辑, 写入 CAM 的数据会和其内部存储的每一个数据进行比较, 并返回与端口数据相同的所有内部数据的地址。概括地讲, RAM 是一个根据地址读、写数据的存储单元, 而 CAM 和 RAM 恰恰相反, 它返回的是与端口数据内容相匹配的地址。CAM 的应用也比较广泛, 比如在路由器中的地址交换表, CPU 的 Cache 控制器 (Tag 阵列) 等。

4.if 后的条件判断为单比特或者多比特信号, 仿真器会怎么执行?

if (a==0) 如果是单比特的信号, 来了 X 或 Z, 仿真器会判定执行 else 后面的语句; 如果是多比特的信号, 来了 X 或 Z, 仿真器会判定执行 if 后面的语句。

5.不同的 slave 会分配不同的地址空间,通过 paddr 的高几位地址去译码出 psel 信号,其他地址去表示 slave 中的其他地址,比如 uart 寄存器地址?还是实际使用要先发一个 32 位地址去译码出 psel 选中我们要访问的 slave,然后再发其他地址去访问寄存器?

paddr 要去译码产生 slave 的片选信号 psel

6.一般是直接 32 位 paddr 去译码,还是只是 paddr 某几位去译码?

要看使用了多大空间,而且要看 slave 在做地址空间设计是否是从最低位开始连续设计的,假如全部 slave 只用了 1k 的地址空间,并且是从 0 连续的,那么译码时 31:11 的高位就没有用到

7.主设备和从设备之间交换的数据位宽是?

一笔数据的数据位宽,就是这个设备之间的位宽,比如 CPU 64bit/32bit

8.为什么说 AHB 是高速总线呢?

1.时钟频率很高 (AHB200M 以上,APB 几十兆) 2.传输的速度要快一些,APB 最快两个周期完成一次传输,AHB 可以流水线设计最快一个周期完成一次传输,再提速就是 AXI 总线了,读写地址通道分开,读写数据通道也是分开的。

9.AHB 单 master 多 slave 结构, master 怎么区分选择哪个 slave 设备?

AHB 中有类似 HSEL 的信号,官方的协议中没有 HSEL,实际中是有的

HSEL: 片外地址的选择,通过 HADDR decoder 得到,低位的可以理解为片内地址的区分。单 master 和多个 slave 互连时,都是通过地址来区分的,地址:片外(高位),片内(低位)。

10.AHB 中多 master 多 slave 会使用什么架构?

Bus matrix(crossbar)架构。只有一条总线,不同 master 去访问不同 slave 是

不能同时发生的，不同的 master 在同一时刻可以访问不同的 slave，如果不同的 master 想在同一时刻访问同一 slave 也是会有冲突的

11.异步传输发生亚稳态的概率

$p = (t_{su} + t_h) / t_{clk}$ 采用更好的工艺/降频

12.高速串行接口有哪些?

SERDES\PCIE\SATA; 数据当中有时钟，要做时钟恢复

13.握手的过程

信号从输入端到 A，经过模块 A 处理后，再送入到 B 模块进行处理。为了防止 B 错误读取 A 中的数据，增加 A 的输出信号 Valid 给 B，只有当 Valid 信号为真时，A 输出的数据才是有效数据，同时，为了防止 B 出现问题，增加 B 的输出信号 Ready 给 A，B 拉高该电平时，表明当前 B 模块可以接收、处理信号。只有当 A 送给 B 的信号有效(Valid 为真)，B 此时做好的准备可以接收 A 的数据了 (Ready 为真)，此时，数据才被顺利的送入 B 中，这个过程就叫做‘握手’。

14.反压的概念

当后面的模块未能及时处理上级模块的输入数据时，通过一个 Ready 信号告诉自己前面的模块暂停数据传输的方法被称之为‘反压’。

15.串口校验的几种方式

串口校验分为几种方式：

- 1.无校验(no parity)。
- 2.奇校验(odd parity)：如果数据位中“1”的数目是偶数，则校验位为“1”，反之为“0”。
- 3.偶校验(even parity)：如果数据位中“1”的数目是偶数，则校验位为“0”，

反之为“1”。

4.mark parity: 校验位始终为 1。

5.space parity: 校验位始终为 0。

16.SPI 的主从机有哪些？

SPI 也是采用主从方式工作, 主机通常为 FPGA、MCU 或 DSP 等可编程控制器, 从机通常为 EPROM、Flash, AD/DA, 音视频处理芯片等设备。

17.SPI 扩展

3 线制 SPI, 根据不同的应用场景, 主要有以下 2 种类型:

只有 3 根线: SCLK, MOSI 和 CS, 没有 MISO 数据线, 适用于单工通讯, 主机只发送或只接收从机的数据。

只有 3 根线: SCLK, SDIO 和 CS, 这里的 SDIO 作为双向端口, 适用于半双工通讯, 比如 ADI 的多款 ADC 芯片都支持双向传输。在使用 FPGA 操作双向端口时, 作为输入时要设置为高阻态 z 。

18.UART 扩展

RS232: 传输速率一般不超过 20Kbps, 速率低, 抗干扰能力差, RS-232C 能传输的最大距离不超过 15m (50 英尺)。

RS422: 定义了一种平衡通信接口, 将传输速率提高到 10Mbps, 传输距离延长到 4000 英尺 (速率低于 100Kbps 时), 并允许在一条平衡总线上连接最多 10 个接收器。RS-422 是一种单机发送、多机接收的单向、平衡传输规范, 被命名为 TIA/EIA-422-A 标准。

RS485: 增加了多点、双向通信能力, 即允许多个发送器连接到同一条总线上, 同时增加了发送器的驱动能力和冲突保护特性, 扩展了总线共模范围, 后命名为

TIA/EIA-485-A 标准。最高传输速率 10Mbps, 抗干扰能力强, 可以传距离 1.5km。

19.MSB LSB 指?

所有串行的通讯协议都有 MSB 先行 (高位数据在前) LSB 先行 (低位数据在前)

20.对于双触发器异步处理电路说法正确的是 ()。

- A 对任何单 bit 信号都可以用此电路处理
- B 各个寄存器之间不能有组合逻辑
- C 需要考虑两个时钟的频率与信号的宽度
- D 无法绝对避免亚稳态的产生

选 BCD。双触发器打两拍进行异步处理的前提是: 单 bit 信号, 慢时钟域到快时钟域。此时可以采用两级触发器同步来抑制亚稳态传播。因此, A 错误, C 正确。两个触发器间不能有组合逻辑, 以保证第一级触发器输出信号稳定后能够及时被第二级触发器采集到。因此, B 正确。亚稳态是不可避免的, 无法完全消除亚稳态问题, 只能尽可能地降低亚稳态的发生概率。因此, D 正确。

21.qspi 中 dummy byte 是协议规定的吗? 必须要维持 8 个 clk?

是协议规定的

22.SPI 协议的 “随路时钟” 是指

SCLK: SPI 协议的 “随路时钟”

—— SPI 同步的概念: SPI 协议的数据 (SI/SO 或者叫 MOSI/MISO) 是随着这个时钟节拍输入/输出

23.SPI Mode

SPI Mode 是由如下两个信号来确定的

CPOL: CLK polarity, 没有数据传输时, 时钟的空闲状态的电平

CPHA: CLK phase, 数据的采样时刻

24.菊花链 Daisy-Chain 优缺点 (模拟芯片用得比较多)

优点: 数据线少

缺点: 发数据的周期比较长, 数据吞吐率下降了, 效率比较低 只有链上的第一个从器件(SLAVE 1) 从微控制器直接接收命令。其他所有从器件都从链上前一个器件的 DOUT 输出获得其 DIN 数据。要保证菊链正常工作, 每一个从器件就必须能在给定的命令周期内(定义为每一个命令所需的时钟数) 从 DIN 引脚读入命令, 而在下一个命令周期从 DOUT 引脚输出同样的命令。显然, 从 DIN 到 DOUT 会有一个命令周期的延迟。另外, 各个从器件只能在 /CS 的上升沿执行写入的命令。这意味着只要 /CS 保持低电平, 从器件将不会执行命令, 并且会在下一个命令周期将命令通过 DOUT 引脚输出。如果在给定命令周期之后 /CS 变高, 所有从器件将立即执行写入 DIN 引脚的命令。如果 /CS 变高, 数据将不会从 DOUT 输出, 这就使得链上每个从器件可以执行不同的命令。只要菊链的这些要求能够满足, 微控制器只需三个信号(/SS、SCK 和 MOSI)就能控制网络上的所有从器件。

25.cs 能不能同时多选?

逻辑上是可以的, 但是协议不允许, 因为信号是线与关系。

26.Memory Slave 和 Peripheral Slave 的区别是什么?

AXI 协议中存在两类从机: 存储从机 (Memory Slave) 与外设从机 (Peripheral Slave) 。

我们协议中传输事务属性主要是为存储从机准备的礼物, 存储从机必须支持所有的事务属性信号。

而对于外设从机, 支持哪些属性信号, 就看着办了, 协议只有一个要求: 外设从机必须完成整个传输事务, 哪怕存在其不支持的某个事务属性信号。

外设从机对于属性信号的支持以及相应的访问方式 (method of access) 由具体实现决定 (IMPLEMENTATION DEFINED), 一般设计者会将支持的方式列于该从机的规格书中, 从机也只对所支持访问方式进行正确响应。

(一个是内存, SRAM, 一个是外设。举个不算恰当的例子, 一个好比外挂硬盘, 一个好比鼠标键盘。)

27. 以下不能对多 bit 的数据总线的时钟异步处理的是 ()

A. DMUX B. synchronizer C. Gray Code 寄存器同步 D. FIFO

B DMUX 就是通过一个使能信号来判断号有效的时候说明才对信号进行采样一般使用双触发器的方法来进行同步信号转化成格雷码

28. 电平信号和差分信号?

在电平信号下, " 1 根参考电平线+1 根信号线 " 可以传递 1 位二进制; " 1 根参考电平线+2 根信号线 " 可以同时发送 2 位二进制; 如果想同时发送 8 位二进制就需要 9 根线。电平信号的传输线中有一个参考电平线(一般是 GND), 信号线上的信号值是由信号线电平和参考电平线的电压差决定。

在差分信号下, 2 根线(彼此差分)可以同时发送 1 位二进制; 如果需要同时发送 8 位二进制就需要 16 根线。差分信号的传输线中没有参考电平线, 所有都是信号线, 1 和 0 的表达靠信号线之间的电压差。

29. 异步 FIFO 中空满信号在哪个时钟域产生?

空信号在读时钟域产生, 需要将写指针的格雷码同步到读时钟域与读指针的格雷码比较; 满信号在写时钟域产生, 需要将读指针的格雷码同步到写时钟域与写指针的格雷码比较

30.dummy bus master 一般是用来做什么的?

Dummy (虚拟) bus master

当没有任何一个真正的 master 与总线通信时, Dummy master 使总线保持同步。

虚拟主机在被授权时, 只会将传输类型驱动到空闲状态, 不会进行真正的传输。确保总线持续运行。

虚拟 master 是 bus master 0, 以下状况 Dummy master 会被授权:

当先前被授权的 master 收到 split 响应, 传输被锁定时;

当 default master 接收到 Split 响应且没有其他主机请求总线时;

当所有主机都收到 split 响应时。

应该是 AHB 总线架构里用于调整阶段的, AHB 分俩阶段。除非复位完有些信号状态未知需要处理一下, 所以基本不用。

31.什么是时钟抖动?

时钟抖动是指芯片的某一个给定点上时钟周期发生暂时性变化, 也就是说时钟周期在不同的周期上可能加长或缩短。它是一个平均值为 0 的平均变量。

32.什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?

线与逻辑是两个输出信号相连可以实现与的功能。在硬件上,要用 oc 门来实现, 由于不用 oc 门可能使灌电流过大,而烧坏逻辑门。同时在输出端口应加一个上拉电阻。oc 门就是集电极开路门。od 门是漏极开路门。

33.latch 与 register 的区别,为什么现在多用 register?

latch 是电平触发, register 是边沿触发, register 在同一时钟边沿触发下动作, 符合同步电路的设计思想, 而 latch 则属于异步电路设计, 往往会导致时序分析困难, 不适当的应用 latch 则会大量浪费芯片资源。

34.ahb 在切换 slave 的时候是必须 haddr 和 hdata 通道一块切换吗?

如果在不停的访问的流水中, 数据阶段肯定比地址阶段晚一拍的, 地址阶段比数据阶段领先 所以地址信号更换输出位下一个 slave 的同时, 这一拍接收的数据数据上一个 slave 的。

35.AHB burst 只支持 4, 8, 16, 如果只传两次怎么解决?

两次 single 操作; 如果是 bridge, AXI master 不会发不在协议规定内的长度出来

36.芯片接口的三态数据总线实现时如何处理?D

- A. 在芯片各功能子模块内把三态数据总线转为单向的两组总线
- B. 在芯片内部总线使用的地方把三态数据总线转为单向的两组总线
- C. 不需要转换
- D. 在芯片顶层把三态数据总线转为单向的两组总线

FPGA 中设定一个信号为三态门, 在 Verilog 中, 就是设定该信号的类型为 inout。通常用在总线接口中, 因为在一个总线上同时只能有一个设备端口作输出, 这时其他端口必须处于高阻态, 同时可以输入这个输出端口的数据。所以, 设备端口要挂在一个总线上, 必须通过三态缓冲器。

对于三态口, 尽量在顶层模块使用三态, 不在内部子模块使用三态, 不然会带来一系列问题。因此最好在芯片顶层就把三态数据总线分成两根, 内部就不再使用

三态门了。

37.码元与比特的区别?

比特/秒是信息传输速率的单位，码元传输速率也称为调制速率、波形速率或符号速率。一个码元不一定对应于一个比特。

1 码元:在数字通信中常常用时间间隔相同的符号来表示一位二进制数字。这样的时间间隔内的信号称为二进制码元，而这个间隔被称为码元长度。

2.符号：即用于表示某数字码型[据位数不同，对应不同的键控调制方式]的一定相位或幅度值的一段正弦载波[其长度即符号长度]。

3.符号速率即载波信号的参数（如相位）转换速率，实际上是载波状态的变化速率。符号率越高，响应的传输速率也越高，但信号中包含的频谱成分越高，占用的带宽越宽。

38.波特率

即 调制速率 或 符号速率，指的是信号被 调制 以后在单位时间内的码元数，即单位时间内载波参数变化（相位或者幅度）的次数。它是对信号传输速率的一种度量，通常以波特（Baud）为单位。

波特率有时候会同 比特率 混淆，实际上后者是对信息传输速率（传信率）的度量。波特率可以被理解为单位时间内传输码元符号的个数（传符号率），通过不同的调制方法可以在一个码元上负载多个比特信息。因此信息传输速率即比特率在数值上和波特率有这样的关系：波特率 = 比特率/每符号含的比特数信号的带宽取决于波特率，也就是说跟编码算法有关。如果编码算法可以使得每个符号（一段载波）能够传送(表示)更多的比特，则传同样的数据所需要的带宽更窄。

39.SPI 协议的一些常见变种包括哪些?

1. Quad SPI (QSPI): 这是一种扩展的 SPI 协议, 它使用四条数据线和一条时钟线, 允许主设备同时从多个从设备读取数据。

2. Serial Quad I/O (SQI): 这是另一种扩展的 SPI 协议, 它使用四条数据线和一条时钟线, 允许主设备同时向多个从设备写入数据。

3. Three-wire SPI: 这是一种简化的 SPI 协议, 它使用三条线, 即时钟线、数据输入线和数据输出线。

4. Two-wire SPI: 这是另一种简化的 SPI 协议, 它使用两条线, 即时钟线和数据线。

5. Enhanced SPI (eSPI): 这是一种针对 PCI Express 总线的 SPI 协议, 具有比基本 SPI 协议更高的带宽和更多的功能。

这些变种协议均在不同的应用场景中使用, 具体应用取决于设备的需求和性能要求。

40.SPI 协议中的 `cs_n` 变化前后需要一段时间延时, 有些手册需要 10ns, 这部分延时内容标准的协议里是怎么规定的?

在 SPI 协议中, `CS_N` (slave select) 信号是用来选择从设备的信号。在进行多个数据传输之间, 主设备可能需要改变 `CS_N` 信号来选择不同的从设备。这种情况下, 在改变 `CS_N` 信号之前或之后, 通常需要等待一段时间, 以确保信号已经稳定。

这种延时的具体时间是由设备的手册规定的。通常情况下, 这种延时的时间范围在几十纳秒到几微秒之间。这种延时的时间长短取决于设备的具体情况, 如工作频率和电路的复杂度等。

在 SPI 协议标准中, 并没有明确规定这种延时的时间。这种延时的时间是由设备

的生产商规定的，并且通常会在设备的手册或技术文档中进行说明。

41.计数器的分类?

(Free-running counter) 自运行计数器、通用计数器 (Universal counter)、变模计数器 (Mod-m counter)。 free-running 二进制计数器

自由运行二进制计数器就是按照二进制形式不断循环计数。例如，4 位的二进制计数器的从 0000 数到 1111，然后翻回来重新数。

42.关于 pslverr 这个信号的详细说明

从机显示有故障，数据可能是错的，指示低速外设的错误，基本不用这个信号（写一个寄存器，基本不会出错的，除非是写地址不存在，因为芯片的性能要求，当读写地址不存在时，我们也不能让总线挂死，一般会用一个虚假操作，让这次操作结束掉，比如说现在要读一个地址，pready 为高，给 master 回一个全零的 rd_data)如果报错的话，系统需要很长的时间做错误处理，错误处理机制很耗费时间，会严重影响到芯片系统的性能。现在有很多测试的软件，芯片已经做好了，会把芯片放到测试机上进行测试，它有那种专门测试寄存器的机制，一次性读写一大片的寄存器，比如它一次性读很多寄存器，它会把这些寄存器的值打印到窗口上，这时候是不区分到底有没有这个地址的，就是从 0 开始打印) 如果有这种机制，就会把这些芯片测试软件挂死，还会造成芯片可测性的问题。

43.pwakeup 信号的作用

休眠，用得不多，从机一般是低速外设，本来功耗就不高，比如蓝牙、uart、红外等等

44.APB 2.0 和 3.0 以什么来判断传输完成?

2.0 :psel penable 同时为高时 3.0: penable pready 同时为高时

45.APB 的主要特点?

APB 主要用于低带宽的周边外设之间的连接，它的总线架构不像 AHB 支持多个主模块，在 APB 里面唯一的主模块就是 APB 桥。其特性包括：

可工作在高频下。

协议简单：无复杂的时序；读写只需要两个时钟周期传输；无需等待周期和回应信号。

控制逻辑简单，只有四个控制信号。

同步总线：总线上所有的 transaction（读写操作）都依赖于时钟的上升沿。

一主多从：一般情况下，APB 挂在 AHB 总线系统下，通过 AHB-APB Bridge 将事务在 AHB 总线系统之间进行转化，此时 Bridge 即为 APB 的 master，其他的外围设备均为 slave。

接口简单：相对应 AXI、AHB 来说，接口比较简单。

低功耗。

可连接多种外围设备：I2C、SPI、Timer、Keypad、UART。

46.低功耗方法包括门级、架构级、RTL 级，效果从大到小排列应该是？

架构级、RTL 级、门级

解析：1、工艺级低功耗技术

在当前工艺水平，SoC（系统级芯片）功耗主要由跳变功耗引起，而从公式（2）得知，通过降低电源供电电压，可以减少跳变功耗，这也是为什么集成电路由原来的 5V 供电电压降为 3.3V，又降为后来的 1.8V 以及 1.3V 甚至更低。

2、门级低功耗技术

SoC（系统级芯片）在深亚微米时代，主要通过低电压实现低功耗技术，互补

CMOS 在许多方面都占有很大的优势，并且各 EDA 厂商也提供很完善的支持，因此在多数情况下，都选择互补 CMOS。

传输门在很有限的范围内有其优越性，如全加电路 (Full Adder) 在高电源电压时功耗低于互补 CMOS，在用 CPL 实现乘法器时，也有很大优点。

3、寄存器传输级 (RTL) 低功耗技术

RTL 低功耗技术主要从降低不希望的跳变 (glitch--Spurious switch, hazards) 入手，这种跳变虽然对电路的逻辑功能没有负面的影响，但会导致跳变因子 A 的增加，从而导致功耗的增加。

4、系统级 LP 技术

系统级低功耗技术主要有门控技术，异步电路等。门控时钟技术可以说是当前最有效的低功耗技术。如果没有门控时钟技术，相同的值在每个时钟周期上升沿到来时都会被重复加载进后面的寄存器中，这就使后面的寄存器、时钟网络和多选器产生不必要的功耗。

47. 一个大型的组合电路的总延时为 200ns，采用流水线将它分为两个较小的组合电路，理论上电路的最高工作频率为？

拆分后每个延时 50ns，流水线后取其中最大的延时，即 50ns，对应 20MHz

48. AHB 协议 Non-tristate implementation 是指？

AHB 协议是片内协议，没有高阻态 Z (0 1 Z)，也就是没有 Port/PIN/PAD 外部引脚（插针）；如果允许高阻态，相当于断路

49. AHB 协议中地址对齐的理解？

在一次 burst 传输中，在数据总线上传输较窄的数据，比如 hwddata 的位宽是 64，要传输 32bit，4Byte，这时候 hsize 是 010，首地址是 00，地址就要 4 对

齐，下一个地址就是 04，再下一个就是 08；如果传输 16bit，2Byte，首地址是 00，下一个就是 02，以此类推。

地址对齐是 master 模块设计中需要考虑的问题。

50.数据位宽的可配置性范围为？

数据位宽的可配置性范围为 32--1024bit；数据位宽定好之后，一次传输中可以传输比总线位宽小的数据。

51.AHB 协议中采用时钟的哪个沿？

Single clock-edge operation；单沿操作，采用上升沿

52.常见的 AHB slave 有？

AHB slave：memory/AHB2APB bridge/IP

53.仲裁器的分类？

仲裁算法有固定优先级的仲裁(Fixed priority)，循环式优先级仲裁(Round Robin)，或是随机性的仲裁(Random)和竞争仲裁优先级(Tournament)

54.仲裁过程？

1. 主设备使用 HBusREQx 信号请求访问总线；
2. 仲裁器置位相应的 HGRATx 信号，表示主设备的申请已成功，它将在当前传输完成时获得总线访问权；
3. 主设备拥有地址 / 控制总线；
4. 主设备拥有数据总线。

55.固定优先级 arbiter 是指？

固定优先级算法，就是指总线中各主设备的优先级是事先确定好的，在仲裁器仲裁过程中固定不变。

56.循环优先级 arbiter 是指?

而循环优先级算法则不同,各主设备的优先级在仲裁器的仲裁过程中不是一成不变,而是根据一定规律发生变化的。

57.Fixed priority 和 Round Robin 的特点对比?

两者各有利弊,采用固定优先级算法,可以对那些有重要数据传输或有大量实时数据传输以及经常需要占用总线的主设备赋予较高的优先权,以便有效地利用 AHB 总线。固定优先级算法的缺点是可能会出现总线主设备“撑死”和“饿死”的现象,即优先级高的主设备总是优于优先级低的主设备获得总线的访问权,从而导致优先级低的设备不能及时获得总线的访问权而造成数据发送堵塞。

相反,采用循环优先级算法则可以克服这种“饥饿”不均的弊端,在循环优先级算法中,由于其优先级随着每个总线周期动态地改变,各个设备在总线上的身份平等,获得总线占用权的机会均等。所以,在一定意义上来说,优先级循环是最公平的算法。循环优先级的缺点是当处理某些设备的大批量实时数据时会造成效率下降。

58.AHB 协议仲裁场景有哪些?

- 1.普通仲裁
- 2.master lock 仲裁
- 3.SPLIT 传输
- 4.RETRY 传输

59.RETRY 传输是指?

当 slave 发出 RETRY 的响应信号时,仲裁器内 master 的优先权不会发生改变。但是当有更高优先级的 master 的发出总线请求信号时,总线的访问权会由高优

先级的 master 取得,但是如果原来得到 RETRY 响应的 master 是当时总线请求的 master 中优先级别最高的,则总线还是继续会被占住,而无法释放给其它有需要的 master。

60.SPLIT 传输是指?

仲裁器还可以仲裁希望能完成 SPLIT 传输的总线 slave。当仲裁器观察到 master 收到 SPLIT 响应,则会将 master 的优先权给屏蔽起来,当 master 的总线访问权被屏蔽后,该 master 将无法再获得总线访问的权利,即使是没有其它 master 访问总线时也一样。同时, slave 需要记录 master 的信号,以便以后要通知仲裁器恢复那个 master 的优先级。这可以从仲裁器发出的 HMASTER[3:0]信号查得。若所有的 master 都收到 SPLIT 的响应信号,则仲裁器会把总线访问移交给 dummy master(一种只会发出 IDLE 传输的 master)。

当回应 SPLIT 的 slave 处理完传输的要求后,会发出 HSPLIT[15:0]的信号给 master。仲裁器会在时钟的每一个上升沿采样 HSPLIT[15:0],当它收到 HSPLIT[15:0]后,会将原来被屏蔽掉的 master 的总线优先权解封,这样 master 的优先权就会回复原来的状态而有机会去重新获得总线访问权。

61.master lock 是指?

如果获得总线访问权的 master 不希望在传输的过程中被打断,而想要进行连续的不可中断的传输,那么 master 在发出总线请求信号(HBUSREQ)的同时可以发出总线锁存信号 HLOCK,即将 HLOCK 置为高电平。

当 master 获得总线访问权后仲裁器会发出相应的响应信号 HMASTLOCK,这样 arbiter 就不会把总线释放给其它的 master,直到 master 自行将 HLOCK 置为低电平取消锁存信号,仲裁器才会在进行总线仲裁的动作,使其它的 master

可以进行总线操作。这里我们假定固定长度的突发优先级的传输都是不可中断的。

62.普通仲裁是指？

希望获得总线权的 master 向仲裁器发出总线仲裁请求信号，经仲裁器根据仲裁逻辑仲裁后，发出总线应答信号 HGRANT。Master 会在时钟的上升沿采样 HGRANT 信号，当采样到 HGRANT 有效，并且 HREADY 同时为高电平时，表示该 master 获得了总线的访问权并且可以开始传输。

63.什么是小端模式？

所谓的小端模式，就是低位字节排放在内存的低地址端，高位字节排放在内存的高地址端。

小端模式：

低地址 -----> 高地址

0x78 | 0x56 | 0x34 | 0x12

64.什么是大端模式？

所谓的大端模式，就是高位字节排放在内存的低地址端，低位字节排放在内存的高地址端。

大端模式：

低地址 -----> 高地址

0x12 | 0x34 | 0x56 | 0x78

65.大端模式和小端模式的特点？

小端模式：强制转换数据不需要调整字节内容，1、2、4 字节的存储方式一样。

大端模式：符号位的判定固定为第一个字节，容易判断正负。

66.为什么会有大小端模式之分呢？

因为在计算机中，我们是以字节为单位的，每个地址单元都对应着一个字节，一个字节为 8 bit。但是在 C 语言中除了 8 bit 的 char 之外，还有 16 bit 的 short 型，32bit 的 long 型（要看具体的编译器），另外，对于位数大于 8 位的处理器，例如 16 位或者 32 位的处理器，由于寄存器宽度大于一个字节，那么必然存在着一个如果将多个字节安排的问题。因此就导致了大端存储模式和小端存储模式。例如一个 16bit 的 short 型 x，在内存中的地址为 0x0010，x 的值为 0x1122，那么 0x11 位高字节，0x22 位低字节。对于大端模式，就将 0x11 放在低地址中，即 0x0010 中，0x22 放在高地址中，即 0x0011 中。小端模式，刚好相反。我们常用的 X86 结构是小端模式，而 KEIL C51 则为大端模式。很多的 ARM，DSP 都为小端模式。有些 ARM 处理器还可以由硬件来选择是大端模式还是小端模式。

67.什么是亚稳态？

在时序中，表现为一个非高非低的一个中间态电平，并且会向后传递，会导致后续的时序出现错误。亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。亚稳态主要发生在异步信号检测、跨时钟域信号传输以及复位电路等常用设计中。亚稳态会使得电路的逻辑发生混乱。

68.verilog 中过程块语句有哪些？如何对 task 语句中的输出变量进行定义？

verilog 中的过程块语句有四种：always，initial，task，function。结构语句有两个：always 和 initial。其中：initial 和 task 是不可综合的。在过程块语句中被赋值的变量一般声明成 reg 类型，这句话是正确的。比较容易出问题在 task。我们在很多代码中看到 task 里被赋值的变量有时没有声明成 reg 类型，这是因为有两种解释：1.task 里变量需要初始化，就要定义成 reg2.进行任务的逻辑设

计时, 可以把 input 声明的端口变量看做 wire 型, 把 output 声明的端口变量看做 reg 型。但是不需要用 reg 对 output 端口再次说明。

对 output 信号赋值时也不要关键字 assign。为避免时序错乱, 建议 output 信号采用阻塞赋值。

69. 简单介绍 SPI 协议

SPI 是同步串行通信接口/串行外设接口, 它支持一主多从模式的通信方式, 一个主设备可以对应多个从设备。选择相应的从设备的时候, 需要对片选信号进行使能, 想要跟哪个从设备通信就把片选信号使能一下。因为它是同步通信, 所以有一根时钟信号线, 时钟信号由主设备发出, 发出时钟脉冲作为通信过程中的脉搏。(SPI 原理: 主设备和从设备中都有一个移位寄存器(移位寄存器除了可以存储数据还有移位的功能), 主设备想要发出数据的时候先把数据放到寄存器里, 寄存器通过一根信号线发给从设备; 从设备也一样, 想要发出数据的时候先把数据放到寄存器里, 寄存器通过一根信号线发给主设备)。

70. 异步 FIFO 当中为什么要使用格雷码?

为了能够使得在电路发生亚稳态等异常的时候能够使得 FIFO 的判空和判满不会发生致命的错误。二进制码在进做判空或判满操作时, 数据的所有 bit 位都会发生变化。如果地址变化的时候, 由于时钟发生抖动等因素造成了亚稳态, 最后稳定下来, 地址的每一个 bit 都会随机地稳定到 0 或者 1, 如对于一个深度为 4 的 FIFO 而言, 若此时写入地址为 010, 那么下一次写入的地址应该是 011, 并且是为满的状态。但是若发生亚稳态, 则有地址可能编程 100 或者 010, 造成地址的超前或者滞后, 并且判空判满做出了错误的判断。而使用格雷码, 因为每一次只有一个 bit 的数据发生变化, 所以地址的变化即使发生了亚稳态, 也不会对

FIFO 的工作产生致命性错误。在地址变化的过程中，若发生亚稳态，此时地址只可能是不变化或者是变成正常情况下的下一地址 2 种情况，最坏的情况只会是它本身，把上一次写的数据给覆盖掉，FIFO 的判空和判满不会发生致命的错误。依旧以深度为 4 的 FIFO 举例，若此时地址所对应的格雷码为 11（对应十进制的地址 2），它的下一状态应该是 10，并且是满状态。若发生了亚稳态，最坏情况就是把 11 种的数据替换掉，而不会发生地址超前或者滞后的情况。因此对 FIFO 的空满判断不会造成致命的影响。

71.跨时钟域传输方式有哪些？

单比特信号

①快时钟域到慢时钟域可能存在信号变化过快，慢时钟域采不到的情况，需要先对跨时钟域信号做电平展宽，在慢时钟域下同步展宽信号生成需要的脉冲信号，最后需要在快时钟域下同步脉冲信号，用于拉低电平信号。

②慢时钟域到快时钟域 一般直接经过两级触发器即可，其原理是即使第一级触发器采到的值是亚稳态，经过一个周期的恢复时间（相对亚稳态来说，时间很长），第二级触发器采到的值极大概率是稳定的，需要注意的是，打两拍的方式只能大概率保证传输的值是稳定的，但不一定是正确的，因为当信号处于亚稳态后，经过一段时间恢复可能恢复到 0，也可能恢复到 1，注意在同步之前需要保证传输信号是寄存器信号。多比特信号：多采用异步 FIFO 和握手信号。异步 FIFO 适用于对传输速度要求比较高的系统，握手信号适合于对传输速度要求慢一点的系统。需要注意的是，当传输信号连续变化，且从慢时钟域到快时钟域时，此时并不完全需要用异步 FIFO 进行传输，可直接将信号进行格雷码转换（确保信号在传输时，相邻变化信号只有某一 bit 发生翻转，大大降低亚稳态的概率）

并同步，在快时钟域将格雷码转换成二进制即可。

72.时钟的占空比指的是？

- A 时钟的变化速度
- B 时钟的变化范围
- C 低脉冲的持续时间与脉冲总周期的比值
- D 高脉冲的持续时间与脉冲总周期的比值

时钟的占空比就是高电平（脉冲）所占总周期的比率，如占空比为 0.5 即高电平持续时间占整个周期的二分之一。


73.综合

以下关于综合（synthesis）的描述正确的有（A,B）

- A. RTL 先被替代成通用的逻辑单元，再 mapping 到工艺库中的逻辑单元
- B. RTL 文件，设计约束，library 和 UPF 文件是综合的输入
- C. 综合的约束越紧越好，以便给后端实现留出足够的余量
- D. 为模拟芯片实际使用的环境，综合一般使用 typical 的 library

解析：

选项 A：DC 过程包括三个步骤，Synthesis= Translate + Mapping + Optimization，如下图：



(1) Translate 是将 HDL 转化为 GTECH 库元件组成的电路 (GTECH 库是 Synopsys 公司提供的通用的、独立于工艺的元件库)

(2) Mapping 是将 GTECH 映射到设计指定的工艺库 (target library + link library) 。

(3) Optimization 是将网表按设计约束进行优化。

选项 C：综合一般时钟频率过约 10%，太紧会使工具难以收敛选项 D：综合的 STA 一般保证 setupclean，所以一般选用传输延迟大（高温，低压）的库，比如 slow library

74.低功耗

选择下列做法中对降低动态功耗效果最显著的两项 (A,D)

A. RTL 级电路设计优化

B. 电源门控

C. 多电压阈值

D. 门控时钟

解析：

选项 B,C 为降低静态功耗。RTL 完成时至少 80%的功耗已经确定，所以 RTL 级

电路设计优化对动态功耗有很大的影响。

75.分别解释全双工，半双工，单工的含义？

单工：指数据传输只支持数据在一个方向上传输

双工：指二台通讯设备之间，允许有双向的资料传输。通常有两种双工模式。一种叫半双工，另一种叫全双工

全双工（full-duplex）的系统允许二台设备间同时进行双向数据传输。一般的电话、手机就是全双工的系统，因为在讲话时同时也可以听到对方的声音。

半双工（half-duplex）的系统允许二台设备之间的双向数据传输，但不能同时进行。因此同一时间只允许一设备传送资料，若另一设备要传送资料，需等原来传送资料的设备传送完成后再处理。

76.什么是“开销”？

校验位这一位不传输任何有用的信息，没有任何意义。我们称之为“开销”。纠错能力越强，那么你的开销就会越大。

77.什么叫开销越大？

就是校验码的个数越多，你的算法会非常复杂，算法复杂。那么你的纠错的时间就会比较长，对你的性能就要求比较高。

78.什么是“握手”？

握手信号 在数字电路中（如计算机），设备甲和设备乙交换信息（通讯），双方采用某个通讯规范（协议）来交换数据，它们的联络过程就叫“握手”，用来联络的信号就叫“握手信号”，单向联络通常用两根联络线，请求，应答，双向则四条。

79.“帧”是什么？什么是打包成帧？

帧是数据链路层的传输单位，根据链路层协议的不同，帧结构也不同。数据来了

之后，那么要把数据和我们的开始信号，校验位和结束信号全部呢打成一个帧，十一个比特的一个包。这个包呢把它放到哪儿呢？把它放到我们的一个移位寄存器里边儿。待会儿呢我们就用这个移位寄存器一位一位的把它移出去，

80.什么是 UART 通信协议？

UART（通用异步收发器），这是用于全双工串行通信的最常见协议。它是设计用于执行异步通信的单个 LSI（大规模集成）芯片。该设备将数据从一个系统发送到另一系统。UART 代表通用异步收发器。它是微控制器内部的硬件外围设备。UART 的功能是将传入和传出的数据转换为串行二进制流。使用串行到并行转换将从外围设备接收的 8 位串行数据转换为并行形式，使用串行到并行转换将从 CPU 接收的并行数据转换为并行形式。该数据以调制形式存在，并以定义的波特率传输。

81.UART 的优点与缺点

1.优点

UART 的优点是，它支持使用两条线的全双工通信。而且，它不需要外部时钟就可以进行数据通信。它支持使用奇偶校验位进行错误检查，并且可以轻松更改数据长度。

2.缺点

UART 的主要缺点是，它不支持多从机或多主机配置。并且，数据分组的大小被限制为 9 位。UART 不适合在高能耗下进行繁重的串行通信。

82.串行通信是什么？

串行通信是指利用一条传输线将数据一位位地顺序传送，也可以用两个信号线组成全双工通信，如 rs232。特点是通信线路简单，利用简单的线缆就可实现通信，

降低成本，适用于远距离通信，但传输速度慢的应用场合。

异步通信以一个字符为传输单位，通信中两个字符间的时间间隔多少是不固定的，然而在同一个字符中的两个相邻位间的时间间隔是固定的。通俗说是两个 uart 设备之间通信的时候不需要时钟线，这时候就需要在两个 uart 设备上指定相同的传输速率，以及空闲位、起始位、校验位、结束位，也就是遵循相同的协议。

83.SPI 的优缺点有哪些？

优点

1)：支持全双工通信 2)：通信简单 3)：数据传输速率快

缺点

没有指定的流控制，没有应答机制确认是否接收到数据，所以跟 IIC 总线协议比较在数据可靠性上有一定的缺陷。

84.违反建立和保持时间会发生什么？

在触发器建立期间，如果数据在时钟上升沿的建立保持时间内{latch edge-setup, latch edge+hold time}发生跳变，则会产生亚稳态输出，即输出值在短时间内处于不确定态，有可能是 1，有可能是 0，也可能什么都不是，处于中间态。

85.function 和 task 的区别是什么？

function 不能有延时，不能有调用，不能事件触发，相当于一块组合逻辑；

task 可以有延时，可以调用，可以事件触发。

function 只能与主模块用同一个仿真时间单位，task 可以有自己的单位。

function 不能调用 function 和 task，task 可以调用 function 和 task。

function 至少一个输入变量，task 可以没有或者有多个输入值。

function 返回一个值，task 则不返回值。

86.axi master 个数有限制吗？

协议里没有规定

87.axi 3.0 边界还是 4k 吗？

因为操作系统管理内存以 4k 为单位，所以要求总线访问不能跨 4k，外设地址都是 4k 对齐

88.内存中一个地址一般多少位？

地址的位数和 CPU 有关；32 位的操作系统最多支持 4GB 的内存空间，也就是说 CPU 只能寻址 2 的 32 次方 (4GB)，以字节寻址，注意这里的 4GB 是以 Byte 为单位，不是 bit

89.静态配置信号是什么？为什么不需要做异步处理？

意味着信号为固定的电平值，不随时间变化，要么一直是 0，要么一直是 1，异步的时钟不管怎么采样都是稳定的，所以不用做异步处理。

90.false path 是指？

设置 false path 会告诉综合工具和时序分析工具忽略这条路径的时序关系，即这条路径不被认为是一个正常的时序路径，不会对时序分析结果产生影响。

91.多周期时序约束是什么意思？

默认情况下 setup 是 1 个周期的检查，多周期约束就是如果设计中一些路径一个周期跑不完，可能需要加多个周期的约束，数据路径可以跑多个时钟周期，不会出现违例

92. 波特率是什么？

波特率是对符号传输速率的一种度量，1 波特即指每秒传输 1 个符号，而通过不

同的调制方式，可以在一个码元符号上负载多个 bit 位信息。串口传输的波特率即为每秒钟传输二进制的位数。

93. 多从机模式的常用方法？

第一种方法：多 NSS

通常，每个从机都需要一条单独的 SS 线。

如果要和特定的从机进行通讯，可以将相应的 NSS 信号线拉低，并保持其他 NSS 信号线的状态为高电平；如果同时将两个 NSS 信号线拉低，则可能会出现乱码，因为从机可能都试图在同一条 MISO 线上传输数据，最终导致接收数据乱码。

第二种方法：菊花链


94. 什么是菊花链？

在数字通信世界中，在设备信号（总线信号或中断信号）以串行的方式从一个设备依次传到下一个设备，不断循环直到数据到达目标设备的方式被称为菊花链。菊花链的最大缺点是因为是信号串行传输，所以一旦数据链路中的某设备发生故障的时候，它下面优先级较低的设备就不可能得到服务了；

另一方面，距离主机越远的从机，获得服务的优先级越低，所以需要安排好从机的优先级，并且设置总线检测器，如果某个从机超时，则对该从机进行短路，防止单个从机损坏造成整个链路崩溃的情况；

具体的连接如图所示；

其中红线加粗为数据的流向；



95. 为什么触发器要满足建立时间和保持时间？

因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在 0 和 1 之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的值并不一定是你的输入值。这就是为什么要用两级触发器来同步异步输入信号。这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中，导致亚稳态的传播。

（比较容易理解的方式）换个方式理解：需要建立时间是因为触发器的 D 端像一个锁存器在接受数据，为了稳定的设置前级门的状态需要一段稳定时间；需要保持时间是因为在时钟沿到来之后，触发器要通过反馈来锁存状态，从后级门传到前级门需要时间。

96. IC 设计中同步复位与异步复位的区别？

同步复位在时钟沿变化时，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。

97. 什么是同步逻辑和异步逻辑？

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 x 有无变化，状态表中的每个状态都是稳定的。

异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。

98. 建立时间与保持时间的概念？

建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。

保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。

99. 时序设计的实质

时序设计的实质就是满足每一个触发器的建立/保持时间的要求。

100. 亚稳态的概念及产生原因。

亚稳态是指触发器在某一规定的时间内无法达到稳定的状态；不满足触发器的建立时间保持时间；

由于同步系统中输入信号总是满足触发器的时序要求，所以不会发生亚稳态；而在异步中，输入信号和时钟之间的关系不是固定的，因此可能会发生建立时间和保持时间违例，从而出现亚稳态。

亚稳态主要发生在异步信号监测、跨时钟域信号传输以及复位电路等设计中。