Projet



Analyse énergétique d'un processeur vectoriel pour des calculs de DNN Rapport final

ELE6307 - Machines neuronales : architectures et applications

Hiver 2022 Département de génie électrique École Polytechnique de Montréal

Dernière mise à jour: 21 avril 2022

Yoan **Fournier** 1958736

Victor **Gaudreau-Blouin** 1958297



1 Introduction

Dans les dernières années, l'utilisation de réseaux de neurones profonds (DNN) pour résoudre différentes tâches a beaucoup augmenté. Ces DNNs nécessitent des puissances de calculs considérables, mais à la fois nécessitent une bonne efficacité énergétique étant donné leur déploiement dans des appareils mobiles. Bien que les processeurs généralistes que l'on retrouve aujourd'hui ont augmenté rapidement en performance, les limitations du *Dennard Scaling* se font ressentir. Il est donc souhaitable de trouver une autre approche pour accélérer de façon efficace les calculs dans les DNNs. Une manière intéressante pour l'accélération des calculs pour des DNNs est l'utilisa-

tion de processeurs vectoriels plutôt que des processeurs scalaires standards. Ces processeurs utilisent un jeu d'instruction SIMD (Single instruction, Multiple Data) plutôt que SISD (Single instruction, Single data). Ainsi une instruction SIMD peut performer la même opération sur plusieurs données plutôt qu'une seule, ce qui permet de plus facilement augmenter le parallélisme des calculs.

Le présent rappot étudie l'efficacité énergétique d'un modèle simplifié du processeur vectoriel ARA sur différents problèmes en utilisant le simulateur *Timeloop-Accelergy*.

2 Méthodologie

L'architecture sur laquelle notre modèle se base est sur celle du coprocesseur vectoriel ARA [2]. Ce coprocesseur est une extension vectorielle du processeur scalaire RISCV CVA6. Le fonctionnement d'ARA se base sur le concept de Lanes. La figure 1 présente l'architecture d'ARA [1]. Le coprocesseur ARA possède un nombre d'allées, ou *Lanes*, qui sont capables de traiter des éléments vectoriels indépendament. Le routage des données vers ces Lanes grandit évidemment en complexité avec le nombre de Lanes. Le Sequencer s'occupe de lire les instructions à exécuter et transmettre les informations correctes au Vector Load and Store Unit (VLSU), Slide Unit (SLDU) ou aux Lanes. Le VLSU est responsable de générer les bonnes addresses, amenant les données séquentiellement vers et depuis les Lanes. Le SLDU exécute des opérations qui n'ont pas d'indépendance entre les Lanes. Finalement, chaque Lane a son propre sequencer pour les instructions à exécuter sur son élément vectoriel. Le reste de la Lane peut être considéré comme un PE, avec sa mémoire locale, un étage de conversion et un étage d'exécution.

Afin de modéliser l'efficacité énergétique du coprocesseur vectoriel ARA, le simulateur Timeloop a été utilisé. Ce simulateur utilise une structure hiérarchique pour modéliser une architecture. Une structure détaillant le problème à résoudre par l'architecture est aussi spécifiée. La commande timeloopmapper permet ensuite de trouver automatiquement la correspondance idéale du problème sur l'architecture matérielle.




FIGURE 1 – Architecture de ARA

L'architecture simplifiée de ARA, comme mentionnée dans la proposition du projet, peut se modéliser en termes de *Lanes*. Chaque *Lanes* à sa plus simple expression consiste en une banque de 8 registres ainsi qu'une unité arithmétique capable d'effectuer des multiplications et des additions. Bien que sur ARA, l'unité d'addition est séparée de l'unité de multiplication, les deux unités peuvent fonctionner



durant le même cycle sur des données indépendantes. Dans le cadre de la modélisation, on simplifie en utilisant la structure *intmac* fournie par l'outil Timeloop-Accelergy. Nous considérons que la différence causée par cette simplification est minimale. En effet, les opérations dans une Lane sont pipelinées et les opérations de multiplication et addition peuvent être exécutées en même temps. La seule différence principale est la latence causée par le pipelinage des opérations. Cependant, ce n'est pas une métrique de performance étudiée dans le cadre de ce projet.




FIGURE 2 – Architecture de ARA sur Timeloop

L'architecture utilisée est présentée à la figure 2. On y observe une mémoire DRAM principale reliée à la mémoire cache L1 de 64 KB. La cache L1 est reliée à un nombre paramétrable de *Lanes*. Chaque *Lane* comporte sa banque de 8 registres et son unité de *multiply-accumulate*.

Afin d'étudier la performance de l'architecture en fonction du nombre de Lanes, les problèmes utilisés sont les trois premières couches convoluitonnelles de VGG16 et les trois premières couches convolutionnelles d'AlexNet. Ces deux groupes de problèmes ont été choisi pour observer la variation de la taille du problème, du nombre de canaux, le nombre de filtres et la taille des kernels. Avec VGG16, chaque couche convolutionnelle possède la même taille de kernel, mais varie en canaux, filtres et taille. Pour AlexNet, nous avons trois différentes tailles de kernels. La figure ?? illustre les dimensions des problèmes étudiés.

Figure 3 – Problèmes étudiés

3 Résultats




FIGURE 4 – Aire de ARA en fonction du nombre de Lanes






Figure 5 – Cycles de ARA en fonction du nombre de Lanes pour le problème AlexNet

Figure 7 – Cycles de ARA en fonction du nombre de Lanes pour le problème AlexNet




FIGURE 6 - Cycles de ARA en fonction du nombre FIGURE 8 - Cycles de ARA en fonction du nombre de Lanes pour le problème AlexNet

de Lanes pour le problème VGG16






FIGURE 9 – Cycles de ARA en fonction du nombre de *Lanes* pour le problème VGG16

FIGURE 10 – Cycles de ARA en fonction du nombre de *Lanes* pour le problème VGG16

Problem	AlexNet	_layer2			
Parameters	M=256 K=5x5				
1 arameters	C=96 I=27x27				
n	16				
Mapper	Timeloop	Custom			
Utilization	0.62	1			
Cycles [Millions]	44.8	28.0			
Energy [mJ]	15.92	15.90			
$\operatorname{Perf}\left[\operatorname{GFLOP}/\operatorname{J}\right]$	27.90	28.18			

Tableau 1 – Mapping Timeloop et mapping custom pour Alex Net
 $\rm L2$

4 Conclusion

Références

- [1] B. Bougenot. Ara: Update pulp's vector processor. Master's thesis, Swiss Federal Institute of Technology in Zürich (ETH), 2020.
- [2] M. Cavalcante, F. Schuiki, F. Zaruba, M. Schaffner, and L. Benini. Ara: A 1 ghz+ scalable and energy-efficient risc-v vector processor with multi-precision floating point support in 22 nm fd-soi, 2019.



\mathbf{A} nnexe

		16	1	9.3	5.35	27.92	
AlexNet_layer3 M=384 K=3x3	x13	∞	1	149.5 74.8 49.8 18.7 9.3	5.34	28.00	
	C = 256 I = 13x1	4	0.75	49.8	5.36	27.86	
	C=2	2	1	74.8	5.39	27.73	
AlexNet_layer2 M=256 K=5x5 C=96 I=27x27		1	1	149.5	5.40	27.69	
			16	0.62	447.9 223.9 149.3 56.0 44.8	15.92	27.90
	x27	∞	П	56.0	15.95	28.08	
	96 I=273	4	0.75	149.3	15.98	28.02	
	C	2	П	223.9	15.99	28.01	
		П	П	447.9	16.03	27.94	
			16	0.94	7.3	3.76	28.12
AlexNet_layer1 M=96 K=11x11 C=3 I=55x55	:3 I=55x55	∞	0.75	17.6	3.80 3.77 3.77	28.00	
		4	0.75	35.1	3.77	27.91	
	C	2	1	52.7	3.80	27.73	
			1	105.4	3.82	27.59	
Problem	Ĺ.	rarameters	n	Utilization	Cycles [Millions]	Energy [mJ]	

Tableau 2 – Résultats pour le problème AlexNet

		16	1	57.8	32.9	28.13	
VGG02_layer3 M=128 K=3x3	C=64 I=112x112	∞	0.5	231	32.9	28.07	
		4	1	231	32.9	28.13	
		2	-	462	33.2	27.84	
VGG02_layer2 M=64 K=3x3			П	925	33.2	27.82	
			16	1	115.6	65.7	28.15
	×224	∞	П	462.4 231.2	65.9	28.07	
	3=64 I=224x2	4	П	462.4	65.9	28.08	
	C=6	2	П	924.8	2.99	27.72	
VGG02_layer1 M=64 K=3x3 C=3 1-294x294			П	1850	6.99	27.65	
			16	0.75	7.2	3.26	26.59
	3x3	-224	∞	0.75	14.5	3.27	26.55
	3 I = 224x	4	0.75	28.9 14.5	3.27	26.48	
	C=3	2	1		3.30		
			-	П	86.7	3.31	26.18
[Problem	Dono. 40 000	rameters	n	Utilization	Cycles [Millions]	Energy [mJ]	$\operatorname{Perf}\left[\operatorname{GFLOP/J}\right]$

Tableau 3 – Résultats pour le problème VGG16