
# Modélisation VHDL du chiffrement AES

Le but de ce projet est de modéliser par le langage VHDL un module de chiffrement AES. Pour cela nous avons modélisé les différents blocs de traitements. Ils vous seront présentés en détail dans la suite du rapport.

# Présentation de l'AES:

L'algorithme de cryptage AES peut être décomposé en trois phases. La phase d'initialisation ou de première itération, la (les) phase(s) d'itérations, puis l'itération finale.

Ce qui donne l'organigramme suivant :



En plus des composants présentés dans l'organigramme, il faudra penser à modéliser le composant générant les clés de cryptage associé à chacun des rounds. Nous appellerons ce composant KeyExpander IO.

### Composant SubBytes:

Ce composant permet d'appliquer une transformation non linéaire à un tableau via une table de substitution communément appelée Sbox.

Ce composant prend donc en entrée un l'état courant et renvoie en sortie l'état courant auquel on aura appliqué la transformation.

L'entité se résume donc à :

```
entity subBytes is
    port(
        data_i : in type_state;
        data_o : out type_state
    );
end entity subBytes;
```

Pour maximiser la clarté du code, nous avons décidé de créer un composant nommé Sbox qui effectue la transformation sur 1octet uniquement.

```
entity sbox is
    port(
        SBOX_I : in bit8;
        SBOX_O : out bit8
        );
end entity sbox;
```

On y déclare dedans la table de substitution, et on renvoie l'octet modifié

```
----- Sbox.vhd -----
SBOX_O <= sbox_c(to_integer(unsigned(SBOX_I)));
```


Le composant Sbox permet de simplifier l'écriture du composant SubBytes. En effet, il suffit "d'appliquer" le composant Sbox à chacun des octets de l'entrée de SubBytes.

Pour cela deux méthodes sont possibles.

- <u>Méthode 1</u>: On instancie un unique composant Sbox dans SubBytes et on change les valeurs d'entrées de Sbox par un process dans SubBytes
- <u>Méthode 2</u>: On instancie une Sbox par octet. Cela peut s'automatiser grâce à l'instruction for ... generate.

Nous avons choisi la méthode 2. Le code donne donc :

#### Test Unitaire SubBytes:



On a mis en entrée de SubBytes data\_i\_s. La sortie correspond bien à ce qu'on voulait.

### Composant ShiftRow:


Ce composant applique une transformation linéaire aux lignes de la matrice de notre état. Celle-ci se résume à une permutation des octets d'une ligne en fonction de son numéro de ligne.

L'entité de ce composant se résume à :

```
entity shiftRow is
    port(
        data_i : in type_state;
        data_o : out type_state
    );
end entity shiftRow;
```

L'architecture de ce composant se résume à l'échange de deux données dans un tableau. Pour cela nous avons utilisé un process afin de séquentialiser l'opération.

#### Test Unitaire ShiftRows:



On a mis en entrée data\_i\_s, on remarque que la sortie est bien l'entrée dont les octets ont subi une permutation circulaire d'ordre égale à son numéro de ligne.

Le composant ShiftRow fonctionne bien.

# Composant MixColumns:

Comme les deux autres composants, celui-ci permet d'appliquer une transformation a la matrice de l'état. Pour cela il agit colonne après colonne, et effectue un produit matriciel dans l'algèbre de Galois avec une matrice donnée.

Ce composant prend donc en entrée l'état courant, et l'état courant modifié en sortie. Une entrée est rajoutée afin de confirmer la mise en fonctionnement du composant ou non.

L'entité de ce composant prend la forme suivante :

```
entity mixColumn is
    port(
        data_i : in type_state;
        enableMixColumns_i : in std_logic;
        data_o : out type_state
    );
end entity mixColumn;
```


Pour ce qui est de l'architecture, nous avons pu faire en sorte que les produits de chacune des colonnes soient faits concurenciellement.

Pour cela nous avons explicitement écris le produit matriciel pour une colonne puis nous l'avons appliqué à chacune des colonnes avec un for ... generate. Nous aurions pu (du ?) créer un composant du même style que la Sbox pour SubBytes.

Pour des raisons de lisibilité le code l'architecture n'est pas dans le rapport. Il est consultable dans le fichier MixColumn.vhd

Remarque: Comme vous pourrez le voir, le code est assez lourd et peu lisible. On peut drastiquement réduire la taille du code et augmenter la lisibilité de celui-ci en travaillant dans un processus (MixColumn\_nonImplementable.vhd). Le problème est que certains codes marchant en simulation ne sont tous simplement pas synthétisable. Il m'a été dit que ce code pourrait être un exemple.

#### Test unitaire MixColumns:



Ce résultat montre que le composant MixColumns est fonctionnel

# <u>Composant AddRoundKey:</u>

Ce composant permet d'ajouter la clé de ronde générée par le KeyExpander à la matrice de l'état courant. Composant identique aux composants ShiftRows et SubBytes.

#### Test Unitaire AddRoundKey:



On remarque que le composant AddRoundKey fonctionne bien.

# KeyExpander IO:

Ce composant nous servira à générer la clé courante de chaque ronde. L'algorithme de génération d'une clé d'après la clé primaire est expliqué dans le sujet, et ne sera donc pas repris ici.

Pour faciliter l'écriture du KeyExpander\_IO, nous avons décidé de créer quelques composants :

**Compteur :** Ce composant permet de compter. Il renvoie un entier sur 4 bits s'incrémentant tous les fronts montant de l'horloge.

```
entity Compteur is
    port(
        clock_i : in std_logic;
        reset_i : in std_logic;
        enable_i : in std_logic;
        init_i : in std_logic;
        counter_o : out bit4
    );
end entity;
architecture Compteur arch of Compteur is
    signal count_s : integer range 0 to 15 := 0;
    process(clock_i, reset_i)
        begin
        if reset_i = '1' then count_s <= 0;</pre>
        else
            if clock_i'event and clock_i = '1' then --test d'un front montant
                if enable_i = '1' then
                     if init_i = '1' then count_s <= 0;</pre>
                     else count_s <= count_s + 1;</pre>
                     end if;
                     count_s <= count_s;</pre>
                end if;
            end if;
        end if; --pas besoin de else dans un process de test d'un front
    end process;
    counter_o <=std_logic_vector(to_unsigned(count_s, 4));</pre>
end architecture;
```

#### Test unitaire du composant Compteur :



**KeyExpander**: Ce composant prend en paramètre une clé et octet et renvoie la clé générée selon l'algorithme proposé dans le sujet.

Pour des raisons de lisibilité le code l'architecture n'est pas dans le rapport. Il est consultable dans le fichier KeyExpansion.vhd

#### Test Unitaire KeyExpander:

#### KeyExpander\_IO:

L'entité de ce composant est la suivante :

```
entity KeyExpansion_IO is
    port(
        key_i : in bit128;
        expansion_key_o : out bit128;
        clock_i : in std_logic;
        reset_i : in std_logic;
        start_i : in std_logic;
        round_i : in bit4;
        end_o : out std_logic
    );
end entity;
```

Ce composant va générer les 10 clés de rondes, les garder en mémoire et renvoyer la clé relative à la ronde demandée via l'entrée round i.

Le Tout en 1 coup d'horloge :

Il est possible de demander la génération des 10 clés en un unique coup d'horloge. Il suffit de brancher 10 composants KeyExpander les uns à la suite des autres et garder en mémoire la sortie de chacun de ces composants. On relie ensuite ces sorties à un multiplexeur sélectionné par round\_i. Ce qui donne le code suivant :


```
architecture KeyExpansion_IO_arch of KeyExpansion_IO is
   component KeyExpansion
       port(
          key_i : in bit128;
          recon_i : in bit8;
          expansion_key_o : out bit128
       );
   end component;
   begin
   memory(0) <= key;</pre>
   g1 : for i in 1 to 10 generate
       S0 : KeyExpansion
       port map(
          key_i => memory(i-1),
          recon i => rcon(i-1),
          expansion_key_o => memory(i)
       );
   end generate g1;
   expansionkey_o <= memory(conv_integer(unsigned(round_i)));</pre>
end architecture;
```

Le problème c'est qu'on a besoin de 10 KeyExpander. La surface de silicium à utiliser est donc assez grande.

Une autre idée serait de garder qu'un KeyExpander et juste modifier ses entrées à chaque coup d'horloge afin qu'il génère une clé par coup d'horloge.

Pour des raisons de lisibilité le code l'architecture relative à cette méthode n'est pas dans le rapport. Il est consultable dans le fichier KeyExpansion IO.vhd

Test unitaire KeyExpansion\_IO:



On remarque que notre KeyExpander\_IO prend 10 coups d'horloge pour générer les 10 clés. Ces clés sont bien générées à chaque coup d'horloge. La diffusion de la clé e ronde se fait en un coup d'horloge.


# FSM AES:

Ce composant modélise la machine d'état gérant l'AES. Il permet d'activer ou non certains composants suivant un ordre spécifique. Le diagramme de cette machine est le suivant.


La gestion de passage d'un état à l'autre est gérée par le processus CO.

Pour ce qui est des opérations à appliquer à chacun des états, elles sont gérées par le processus C1.

C'est avec cette FSM qu'on se rend compte de l'utilité des bits enable\_i, start\_i etc... intégré à certains des composants.



# Test global de l'AES:



On remarque que le chronographe est quasi identique à celui du sujet. Il en est de même pour les valeurs du message crypté. Certains changements de comportement ont été implantés dans le fichier FSM\_AES afin de modifier le comportement de certains signaux tels que les reset ou les enable.

Notre AES est néanmoins fonctionnel. Il ne nous reste plus qu'à le synthétiser en porte logique.