

实验一 逻辑门与三态门

一、实验目的

- ① 掌握 TTL 与非门、或非门和异或门输入与输出之间的逻辑关系；
- ② 熟悉 TTL 中、小规模集成电路的外形、管脚和使用方法；
- ③ 掌握三态门逻辑功能和使用方法；
- ④ 掌握用三态门构成总线的特点和方法；
- ⑤ 掌握 TEC8 数字电路实验系统的使用方法；
- ⑥ 初步学会用示波器测量简单数字波形。

二、实验器件和设备


- TBS1102B-EDU 双踪示波器
- TEC8 数字电路实验系统
- 四 2 输入与非门 74LS00
- 4 总线缓冲门（三态输出）74LS125

三、实验过程及结果


任务一：测试 74LS00 一个逻辑门的输入与输出之间的逻辑关系。（如果做了或非门、异或门也写在后面）

1. 测试 74LS00 中一个与非门的输入输出逻辑关系

1) 实验电路图：



2) 实物接线图:



3) 真值表:

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

A 为 1 脚 (1A), B 为 2 脚 (1B), C 为 3 脚 (1Y), A 与电平控制信号开关 K15 相连, B 与 K14 相连, C 与 LED 灯 L0 相连, 通过灯的亮灭来指示高低电平, 灯亮表示输出为高电平, 灯灭表示输出为低电平。

4) 遇到的问题及解决方案、值得注意和思考的问题等

实验器材均无问题, 且实验结果与理论一致。

实际实验过程中, 学习了逻辑笔的使用方法, 进行了如何按正确顺序检测电路故障的操作。


任务二: 测试 74LS00 四个逻辑门的门际延迟 (选做)

1. 门级延迟的定义

在逻辑门的输入发生变化后，逻辑门的输出变化为所需要的信号经过的时间。

2. 测试 74LS00 四个逻辑门的门际延迟

1) 实验电路图




2) 输入信号

$K0 = K1 = K2 = K3 = 1$ ，此时 Y4 输出即为 B1。B1 接时钟源上的 CP1，同时将短路子插在 100KHz 的引脚上，示波器 CH1 通道的探头的地线（鳄鱼嘴状）接 GND，信号线（钩子状）接 Y4。


3. 计算门际延迟

1) 记录实验数据

为了方便观察，首先调整示波器的 Vertical 旋钮，将 CH1、CH2 通道的波形在垂直方向上对齐；如下图：



然后调节水平方向上的 Scale 旋钮，增大横轴的最小刻度值，如下图：



图中可以得出单位刻度为 20.00ns（见左上角）。

2) 计算门际延迟

由图可得 $\delta t = 20.00ns * 9 = 180.00ns = 1.8 * 10^{-7}s$, 单个 7SLS00 的与非门的门际延迟即为 $1.8 * 10^{-7}s / 4 = 4.5 * 10^{-8}s = 45ns$ 。

4. 遇到的问题及解决方案、值得注意和思考的问题等

在这个实验中，值得注意的是示波器与待测信号的连接方法，输出引脚的插孔需要通过一根导线与信号线相连，而地线也需要通过一根导线与 GND 插孔相连，**切忌将夹子直接夹在插孔上！**

同时，时钟源的使用也需注意信号源的分组，横的两个不是同一组！**同一组不能同时用短路子短接！**

任务三：74LS125 的输出负载为 74LS00 一个与非门输入端，当与非门另一输入端分别接高，低电平时，测试 74LS125 的三态输出和 74LS00 的输出。

1. 分析三态门的逻辑功能


TSL 门(Three State logic)，输出除了 0、1 两种状态之外，还有高阻状态（相当于悬空）。其真值表如下：

E	A	B	F
0	X	X	高阻
1	0	0	1

1	0	1	1
1	1	0	1
1	1	1	0

其中 E(Enable)为使能端。

2. 实验电路图



3. 实验结果及分析

K1	K2	K3	A 点电压	B 点电压
0	0	0	129.6mV	4.452V
0	0	1	147.2mV	4.433V
1	0	0	3.802V	4.463V
1	0	1	3.728V	231.9mV
0	1	0	456.3mV	4.454V
0	1	1	1.436V	235.6mV
1	1	0	461.1mV	4.448V
1	1	1	1.410V	245.4mV

A 点、B 点分别接示波器 CH1、CH2 通道，连接方法与上实验相同。A1、C1、B1 分别接电平控制开关 K1、K2、K3，两芯片的 7 脚和 14 脚均分别接 GND 和 VCC。通过 Menu 按钮打开 CH1、CH2 通道的平均值显示，实验结果中，记录的 A 点电压和 B 点电压为 CH1、CH2 通道的平均电压。

分析：不同输入对 A、B 点电压的影响以及原因，重点分析在三态门高阻态的情况下，A 点电压与 K3 输入的关系。

首先，在 TTL 电路中，一般认为小于 2.4V 为低电平。

当 K2（三态门控制信号）= 0 时，即三态门导通时，A 点电平（三态门输出信号）与 K1（三态门输出信号相同），符合三态门的工作逻辑。而 B 点电压理论上为三态门的输出信号和 K3（与非门的另一个输入信号）作与非，逻辑表达式为 $B = \overline{A \cdot K3}$ ，两者“全 1 出 0，有 0 出 1”，实际测得结果与之符合。

当 K2 = 1 时，此时三态门呈高阻态，按照真值表，三态门输出信号不确定。观察实验测得数据，发现：

当 K3 = 0 时，根据与非门逻辑，与非门输出信号（即 B 点）为高电平，实验测得结果与之相符。而此时三态门输入信号变化不会影响三态门的输出，即 A 点电压。实验中测得 A 点电压为低电平（mV 级别），原因解释见下一部分。

当 K3 = 1 时，根据实验测得数据，此时 B 点电压为低电平，而 A 点电压均为 1.4V 左右（同样与三态门输入信号变化无关），按理来说应该属于低电平（V 级别），但是根据与非门的逻辑应该被视为高电平，原因解释也见下一部分。

思考：当三态门呈现高阻态时，A 点的电压是怎样的？

从上面可以看出，三态门处于高阻态时，A 点电平并不是始终不变，当 K3（与非门的另一个输入）变化时，A 点电压变化与其趋势相同，即 K3 为高电平，A 点电压也相对高，反之则低，但都属于低电平的范围（分别是 V 和 mV 级别），不过值得注意的是，V 级别的电压却被与非门视为高电平。

4. 遇到的问题及解决方案、值得注意和思考的问题等

关于实验中，三态门处于高阻态时，A 点电压为 1.4V 左右，却仍被与非门视为高电平的原因解释如下：在 TTL 电路时，高阻态时三态门的输出引脚相当于“悬空”，而“悬空”在 TTL 电路中被认为是高电平，其电压由外部电路控制，与三态门的输入信号无关。


这也解释了 K3 输入信号变化为什么会引起 A 点电压变化，这真是因为 K3 输入与非门，通过与非门作用到 A 点上，产生相应影响。

同样在该实验中，也要注意 74LS125 和 74LS00 芯片的 7 脚和 14 脚需要分别接实验箱上

的 GND 和 VCC，保证芯片处于工作状态，以及同上实验注意示波器的接线方式。



任务四：用 74LS125 两个三态门构成一条总线。两控制端分别由高，低电平控制；两输入端分别接 10KHZ，1KHZ 信号；用示波器观察三态门的输出波形。

1. 实验电路图



2. 实验结果及分析

本实验中，C1、C2 使能端分别与电平信号控制开关 K1、K2 相连，A1、A2 与时钟源的 CP1 和 CP2 插孔相连，输出 Y1、Y2 先连在一起，再通过一根导线与示波器 CH1 通道的探头连接。调节 Menu 按钮，打开 CH1 通道的频率显示，记录得到实验结果如下：




K1=0, K2=1 时，输出方波，频率为 10KHZ；

K1=1, K2=0 时，输出方波，频率为 1KHZ；

K1=0, K2=0 时，输出不是标准的方波，无固定频率；

K1=1, K2=1 时, 输出为低电平信号;



分析: 输出波形变换的原因, 重点分析两个三态门都导通的情况下, 波形的状况以及原因。

K1=0, K2=1 时, 输入 10KHZ 的三态门有效, 输入 1KHZ 的三态门呈高阻态, 10KHZ、占空比为 50%的方波信号通过三态门输出, 显示在示波器上, 测得波形和频率与之符合。

K1=1, K2=0 时, 输入 1KHZ 的三态门有效, 输入 10KHZ 的三态门呈高阻态, 1KHZ、占空比为 50%的方波信号通过三态门输出, 显示在示波器上, 测得波形和频率与之符合。

K1=0, K2=0 时, 两个三态门均导通, 得到的 OUTPUT 是两个频率不同方波的叠加, 结果并不是一个标准的方波, 且无固定频率。

K1=1, K2=1 时, 两个三态门均呈高阻态, 示波器 CH1 通道与 OUTPUT, 无任何输入信号, 所以呈现低电平。

3. 遇到的问题及解决方案、收获、值得注意和思考的问题等

该实验中, 两个三态门的输出引脚直接接在一起, 值得注意的是, 只有三态门允许在实际中这样接线, **别的芯片不能直接将输出引脚接在一起, 否则可能烧坏芯片!**

实验二 数据选择器与译码器

一、实验目的

- ① 熟悉数据选择器的逻辑功能；
- ② 熟悉译码器的逻辑功能；


二、实验器件和设备

- TEC8 数字电路实验系统
- TBS1102B-EDU 双踪示波器
- 双 4 选 1 数据选择器 74LS153
- 双 2-4 线译码器 74LS139

三、实验过程及结果


任务一：测试 4 选 1 数据选择器 74LS153 的逻辑功能。

1. 实验电路图



注意实验中由于需要 4 路数据，还需要 1MHz 的信号，它不在时钟源区域，而在左下角时序区域的 MF 孔。

2. 实物接线图



(数据选择器和译码器均已接线完成)

3. 实验结果及分析

开关			输出
K1	K3	K2	Y
0	0	0	1MHz
0	0	1	100KHz
0	1	0	1KHz
0	1	1	10Hz
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

1G'与 K1 相连，B 与 K3 相连，A 与 K2 相连，输出 Y 与示波器 CH1 通道的探头相连。C3~C0 (即 3~6 脚) 分别与 MF、CP1、CP2、CP3 插孔相连，注意短路子需要接在需要的频率信号上。

分析：引脚 G 的功能。

当引脚 G 输入为 0 时，B、A 地址控制端对 C0~C3 数据输入端输入的信号进行选择，控制某一路信号从 1Y 输出，实现四选一的功能。(实验所用的为双四选一芯片)

当引脚 G 输入为 1 时，可以发现地址输入端的输入对输出 1Y 无影响，1Y 始终为低电平，即无信号输出。


综合实验数据可见，引脚 G 是使能端，且为低电平有效，当 G 输入为 0 时，数据选择器处于正常工作状态。

4. 遇到的问题及解决方案、收获、值得注意和思考的问题等

在该实验中，要注意 74LS153 芯片为 16 脚芯片（如果是 20 脚，则从 20 脚开始倒着数），它的 8 脚和 16 脚需要分别接实验箱上的 GND 和 VCC，保证芯片处于工作状态。

任务二：测试 74LS139 中一个 2-4 线译码器的逻辑功能。

1. 实验电路图



2. 实物接线图

见上。

3. 实验结果及分析

开关			指示灯			
K3	K2	K1	L0	L1	L2	L3
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0
1	0	0	1	1	1	1
1	0	1	1	1	1	1
1	1	0	1	1	1	1
1	1	1	1	1	1	1

引脚 1A、1B、1G 分别与电平控制信号开关 K1、K2、K3 相连，1Y0、1Y1、1Y2、1Y3 分别于 LED 区域的 L0、L1、L2、L3 插孔相连，通过 LED 灯亮灭来指示输出的高低电平，若灯亮，则输出为高电平，反之则为低电平。

分析：实验现象分析及引脚 G 的功能。

当引脚 G 输入为 0 时，地址端 1B、1A 输入 n （实验中 $n = 2$ ）位代码，将其译成一个有效信息，通过 1Y0~1Y3 其中之一输出。译中时，对应的输出端输出为 0，即输出端为低电平有效，其他输出端认为高电平，且同时只能翻译一个有效的输出信号（实验中为 2:4 译码，所用芯片为双 2:4 译码器）。


当引脚 G 输入为 1 时，地址端 1B、1A 的输入不会影响输出端，4 个输出端始终为高电平，即没有译出任何信息。

综合实验数据可见，引脚 G 是使能端，且为低电平有效，当输入为低电平时，译码器处于正常工作状态。

4. 遇到的问题及解决方案、收获、值得注意和思考的问题等

通过上述实验，对数据选择器和译码器的功能和逻辑真值表有了更深的理解和记忆。

完成上述所有实验后，也尝试通过实验观察译码器的竞争冒险现象，让两个地址端接入同一个高频方波信号，输出端在 00-11 之间，即 Y0 和 Y3 之间反复变化，根据理论分析，Y1 和 Y2 会产生毛刺，将示波器的 CH1 通道与 Y2 相连，观察到波形如下：



虽然受限于示波器和时钟源，导致观察到的波的性质并不是特别好，但也可以看到，在两个输入同时由 0 变 1 时，原本始终为高电平的输出会产生一个向下的毛刺。

Yokum!