

《计算机组成原理》期末考试试题 (A)

考试 注意 事项	一、学生参加考试须带学生证或学院证明,未带者不准进入考场。学生必须按照监考教师指定座位就坐。								
	二、书本、参考资料、书包等物品一律放到考场指定位置。								
	三、学生不得另行携带、使用稿纸,要遵守《北京邮电大学考场规则》,有考场违纪或作弊行为者,按相应规定严肃处理。								
	四、学生必须将答题内容做在试题答卷上,做在草稿纸上一律无效。								
	五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。								
考试 课程	计算机组成原理			考试时间 2 小时		2011 年 1 月 13 日			
题号	一	二	三	四	五	六	七	八	总分
满分	24	20	24	32					
得分									
阅卷 教师									

一. 填空题 (24 分, 每空 1 分)

- 硬布线逻辑控制器中, 时序信号采用三级体制, 分别是: _____, _____ 和 _____。
- 结果规格化, 如 01.1101 规格化后为 _____。10.0001 规格化后为 _____。11.1001 规格化后为 _____。
- 把十进制数 -27/64 表示为 IEEE754 标准的 32 位浮点规格化数为 _____。若浮点数 x 的 754 标准存储格式为 (41360000)16, 则其浮点数的十进制数值为 _____。
- 已知 $X = -0.01111$, $Y = +0.11001$, 求 $[-X]_{补} =$ _____, $[-Y]_{补} =$ _____, $X+Y =$ _____, $X-Y =$ _____, 请指出 $X-Y$ 运算是否溢出: _____。
- 主存与 cache 的地址映射方式有三种, 其中 _____ 方式的缺点是每个主存

块只有一个固定的行位置存放; 而 _____ 方式的缺点是比较器难于设计实现; _____ 方式则是前两种方式的折衷方案。

- 广泛使用的 _____ 和 _____ 都是半导体随机读写存储器, 而 _____ 存储器同时具有 RAM 和 ROM 的特点。
- 总线定时是总线系统的核心问题之一。为了同步主方、从方的操作, 必须制订定时协议, 通常采用 _____ 定时和 _____ 定时两种方式。
- 三种集中式总线仲裁方式分别是: _____, _____ 和 _____。

二. 选择题 (20 分, 每空 1 分)

- 计算机系统存贮器系统是指 _____。
A RAM 存贮器 B ROM 存贮器
C 主存贮器 D cache、主存贮器和外存贮器
- 某机字长 32 位, 其中 1 位符号位, 31 位表示尾数。若用定点小数表示, 则最大正小数为 _____。
A $+(1-2^{-32})$ B $+(1-2^{-31})$ C 2^{-32} D 2^{-31}
- 变址寻址方式中, 操作数的有效地址等于 _____。
A 基值寄存器内容加上形式地址 (位移量)
B 堆栈指示器内容加上形式地址 (位移量)
C 变址寄存器内容加上形式地址 (位移量)
D 程序计数器内容加上形式地址 (位移量)
- 运算器虽有许多部件组成, 但核心部件是 _____。
A 数据总线 B 算术逻辑运算单元 C 多路开关 D 累加寄存器
- 某计算机字长 32 位, 其存储容量为 4MB, 若按字编址, 它的寻址范围是 _____。
A. 1M B. 4MB C. 4M D. 1MB
- 单地址指令中为了完成两个数的算术运算, 除地址码指明的一个操作数以外, 另一个数常需采用 _____。
A. 堆栈寻址方式 B. 立即寻址方式 C. 隐含寻址方式 D. 间接寻址方式
- 某计算机字长为 32 位, 其存储容量为 $16M \times 32$ 位, 它的地址线和数据线的总和是 _____。
A. 16 B. 32 C. 64 D. 56
- 计算机硬件能直接执行的只有 _____。
A. 符号语言 B. 机器语言 C. 汇编语言 D. 机器语言和汇编语言
- 假定下列字符码中有奇偶校验位, 但没有数据错误, 采用偶校验的字符码是 _____。
A. 11001011 B. 11010110 C. 11000001 D. 1100100
- 运算器的主要功能是进行 _____。
A. 逻辑运算 B. 算术运算 C. 逻辑运算与算术运算 D. 初等函数的运算

主存贮器和 CPU 之间增加 cache 的目的是 _____。

- A. 解决 CPU 和主存之间的速度匹配问题 B. 扩大主存贮器的容量
C. 扩大 CPU 中通用寄存器的数量 D. 扩大外存的容量
12. 用于对某个寄存器中操作数的寻址方式称为_____寻址。
A. 直接 B. 间接 C. 寄存器直接 D. 寄存器间接
13. 某一 RAM 芯片, 其容量为 512×8 位, 包括电源和接地端, 该芯片引出线的最小数目应是_____。
A. 23 B. 25 C. 50 D. 19
14. 双端口存储器在_____情况下会发生读 / 写冲突。
A. 左端口与右端口的地址码不同
B. 左端口与右端口的地址码相同
C. 左端口与右端口的数据码相同
D. 左端口与右端口的数据码不同
15. 程序控制类指令的功能是_____。
A. 进行算术运算和逻辑运算
B. 进行主存与 CPU 之间的数据传送
C. 进行 CPU 和 I/O 设备之间的数据传送
D. 改变程序执行顺序
16. 在定点二进制运算器中, 减法运算一般通过_____来实现。
A. 原码运算的二进制减法器
B. 补码运算的二进制减法器
C. 原码运算的十进制加法器
D. 补码运算的二进制加法器
17. 微程序控制器中, 机器指令与微指令的关系是_____。
A. 每一条机器指令由一条微指令来执行;
B. 每一条机器指令由一段用微指令编成的微程序来解释执行;
C. 一段机器指令组成的程序可由一条微指令来执行;
D. 一条微指令由若干条机器指令组成;
18. 请在以下叙述中选处两个正确描述的句子是_____。
① 同一个 CPU 周期中, 可以并行执行的微操作叫相容微操作。
② 同一个 CPU 周期中, 不可以并行执行的微操作叫相容微操作
③ 同一个 CPU 周期中, 可以并行执行的微操作叫相斥微操作
④ 同一个 CPU 周期中, 不可以并行执行的微操作叫相斥微操作
A. ① ③ B. ② ④ C. ② ③ D. ① ④
19. 描述 PCI 总线中基本概念不正确的句子是_____。
A. HOST 总线不仅连接主存, 还可以连接多个 CPU.
B. PCI 总线体系中有三种桥, 它们都是 PCI 设备。

- C. 以桥连接实现的 PCI 总线结构不允许多条总线并行工作。
D. 桥的作用可使所有的存取都按 CPU 的需要出现在总线上。
20. 描述水平微指令与垂直微指令的优缺点不正确的句子是_____。
A. 水平型微指令并行操作能力强、效率高、灵活性强, 垂直型微指令则较差。
B. 水平型微指令执行一条指令的时间短, 垂直型微指令执行时间长。
C. 由垂直型微指令解释指令的微程序, 具有微指令字比较长, 但微程序短的特点, 而水平型微指令正好相反。
D. 水平型微指令用户难以掌握, 而垂直型微指令与指令比较类似, 相对来说比较容易掌握

三. 简述题 (24 分)

1. 什么是 RISC? RISC 指令系统的特点是什么?
2. 总线数据传送的有哪些模式? 简述各模式的含义?
3. 什么是指令周期? 什么是机器周期? 什么是时钟周期? 三者有什么关系?

4. 举出 CPU 中 6 个主要寄存器的名称及功能。

四. 综合题 (共 32 分)

- 总线在一个总线周期内并行传送 2 个字节的数据, 设一个总线周期等于一个总线时钟, 总线时钟频率为 33MHz, 求总线带宽是多少?
- 设存储器容量为 128M 字, 字长 64 位, 模块数 $M=8$, 分别用顺序方式和交叉方式进行组织。存储周期 $T=200\text{ns}$, 数据总线宽度为 64 位, 总线传送周期 $\tau=50\text{ns}$ 。问顺序存储器和交叉存储器带宽各是多少?

3. 指令格式如下所示, OP 为操作码字段, 试分析指令格式特点。

31	26	22	18 17	16 15	0
OP		源寄存器	变址寄存器	偏移量	

4. 图 A3.1 表示硬布线控制器中 5 条指令的指令周期流程图, M_1 、 M_2 、 M_3 表示节拍电位周期, 每个节拍电位周期包含 $T_1 \sim T_4$ 四个时钟周期。每一框中内容表示寄存器、主存之间的数据通路, RD、WE 表示读/写存储器的微操作命令, LD 表示打入某寄存器命令。请写出 RD、LDAR、LDIR、LDDR、LDAC 各微操作命令逻辑表达式。




图 A3.1

5. 某磁盘存储器转速为 3000 转 / 分, 共有 4 个记录面, 每毫米 5 道, 每道记录信息为 12288 字节, 最小磁道直径为 230mm, 共有 275 道。问:

(1) 磁盘存储器的容量是多少?

(2) 最高位密度与最低位密度是多少?

(3) 磁盘数据传输率是多少?

6. 设有若干片 128K×8 位的 SRAM 芯片, 问:

(1) 如何构成 1024K×16 位的存储器?

(2) 需要多少片 RAM 芯片?

(3) 该存储器需要多少 16 位字地址位?

(4) 画出该存储器与 CPU 连接的结构图, 设 CPU 的接口信号有地址信号、数据信号、控制信号 MREQ# 和 R/W#。

《计算机组成原理》期末考试 标准答案 (A)

一. 填空题 (24 分, 每空 1 分)

1. 主状态周期, 节拍电位 和 节拍脉冲。
2. 00.1110, 11.0000, 11.0010。
3. 1 01111101 10110000000000000000, 11.375。
4. $[-X]_{补} = \underline{0.01111}$, $[-Y]_{补} = \underline{1.00111}$, $X+Y = \underline{0.01010}$, $X-Y = \underline{0.11000}$ 或 $\underline{1.01000}$, 请指出 $X-Y$ 运算是否溢出: 是。
5. 直接映射; 全相联映射; 组相联映射。
6. SRAM 和 DRAM, 而 FLASH 或 闪存 或 闪存。
7. 同步 定时和 异步 定时两种方式。
8. 链式查询, 计数器定时查询 和 独立查询。

二. 选择题 (20 分, 每空 1 分)

1. D
2. B
3. C
4. B
5. A
6. C
7. D
8. B
9. D
10. C
11. A
12. C
13. D
14. B
15. D
16. D
17. B
18. D
19. C
20. C

三. 简述题 (24 分)

1. 什么是 RISC? RISC 指令系统的特点是什么?

答:

RISC 是指精简指令系统计算机。

特点是:

- (1) 指令条数少;
- (2) 指令长度固定, 指令格式和寻址种类少;
- (3) 只有取数 / 存数指令访问存储器, 其余指令的操作均在寄存器之间进行。

2. 总线数据传送的有哪些模式? 简述各模式的含义?

答:

读、写操作: 读操作是由从方到主方的数据传送; 写操作是由主方到从方的数据传送。

块传送操作: 只需给出块的起始地址, 然后对固定块长度的数据一个接一个地读出或写入。

写后读、读修改写操作: 这是两种组合操作。只给出地址一次 (表示同一地址), 或进行先写后读操作, 或进行先读后写操作。

广播、广集操作: 一般而言, 数据传送只在一个主方和一个从方之间进行。

3. 什么是指令周期? 什么是机器周期? 什么是时钟周期? 三者有什么关系?

答:

指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。

机器周期也称为 CPU 周期, 是指被确定为指令执行过程中的归一化基准时间, 通常等于取指时间 (或访存时间)。

时钟周期是时钟频率的倒数, 也可称为节拍脉冲或 T 周期, 是处理操作的最基本单位。

一个指令周期由若干个机器周期组成, 每个机器周期又由若干个时钟周期组成。

4. 举出 CPU 中 6 个主要寄存器的名称及功能。

答:

CPU 有以下寄存器:

- (1) 指令寄存器 (IR): 用来保存当前正在执行的一条指令。
- (2) 程序计数器 (PC): 用来确定下一条指令的地址。
- (3) 地址寄存器 (AR): 用来保存当前 CPU 所访问的内存单元的地址。
- (4) 缓冲寄存器 (DR):
 - <1>作为 CPU 和内存、外部设备之间信息传送的中转站。
 - <2>补偿 CPU 和内存、外围设备之间在操作速度上的差别。
 - <3>在单累加器结构的运算器中, 缓冲寄存器还可兼作为操作数寄存器。
- (5) 通用寄存器 (AC): 当运算器的算术逻辑单元 (ALU) 执行全部算术和

逻辑运算时,为 ALU 提供一个工作区。

- (6) 状态条件寄存器:保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外,还保存中断和系统工作状态等信息,以便使 CPU 和系统能及时了解机器运行状态和程序运行状态。

四. 综合题 (共 32 分)

1. 总线在一个总线周期内并行传送 2 个字节的数据,设一个总线周期等于一个总线时钟,总线时钟频率为 33MHz,求总线带宽是多少?

解:设总线带宽用 D_r 表示,总线时钟周期用 $T=1/f$ 表示,一个周期传送的数据量用 D 表示,根据总线带宽定义,有:

$$D_r = D/T = D \times f = 2B \times 33 \times 10^6 / s = 66MB/s$$

2. 设存储器容量为 128M 字,字长 64 位,模块数 $M=8$,分别用顺序方式和交叉方式进行组织。存储周期 $T=200ns$,数据总线宽度为 64 位,总线传送周期 $\tau=50ns$ 。问顺序存储器和交叉存储器带宽各是多少?

解:顺序存储器和交叉存储器连续读出 $m=8$ 个字的信息总量都是:

$$q=64 \text{ 位} \times 8=512 \text{ 位}$$

顺序存储器和交叉存储器连续读出 8 个字所需的时间分别是:

$$t_2=mT=8 \times 200ns=1600ns=1.6 \times 10^{-7}(s)$$

$$t_1=T+(m-1)\tau=200+7 \times 50ns=550ns=5.5 \times 10^{-7}(s)$$

顺序存储器和交叉存储器的带宽分别是:

$$W_2=q/t_2=512/(1.6 \times 10^{-7})=32 \times 10^7(\text{位/s})$$

$$W_1=q/t_1=512/(5.5 \times 10^{-7})=93.1 \times 10^7(\text{位/s})$$

3. 指令格式如下所示,OP 为操作码字段,试分析指令格式特点。

31	26	22	18 17	16 15	0
OP		源寄存器	变址寄存器		偏移量

解:(1) 操作码字段为 6 位,可指定 $2^6=64$ 种操作,即 64 条指令。

(2) 单字长 (32) 二地址指令。

(3) 一个操作数在源寄存器 (共 16 个),另一个操作数在存储器中 (由变址寄存器内容 + 偏移量决定),所以是 RS 型指令。

4. 图 A3.1 表示硬布线控制器中 5 条指令的指令周期流程图, M_1 、 M_2 、 M_3 表示节拍电位周期,每个节拍电位周期包含 $T_1 \sim T_4$ 四个时钟周期。每一框中内容表示寄存器、主存之间的数据通路, RD、WE 表示读/写存储器的微操作命令, LD 表示打入某寄存器命令。请写出 RD、LDAR、LDIR、LDDR、LDAC 各微操作命令逻辑表达式。




图 A3.1

解: $RD=M_1+M_3 \cdot ADD$ (电位信号)

$WE=M_3 \cdot STA$ (电位信号)

$LDAR=M_1 \cdot T_2+M_2 \cdot ADD \cdot T_2+M_2 \cdot STA \cdot T_2+M_2 \cdot JMP \cdot T_2$ (脉冲信号)

$LDIR=M_1 \cdot T_4$ (脉冲信号)

$LDDR=M_1 \cdot T_3+M_3 \cdot ADD \cdot T_3+M_3 \cdot STA \cdot T_3$ (脉冲信号)

$LDAC=M_2 \cdot T_4+M_3 \cdot ADD \cdot T_4$ (脉冲信号)

5. 某磁盘存储器转速为 3000 转 / 分,共有 4 个记录面,每毫米 5 道,每道记录信息为 12288 字节,最小磁道直径为 230mm,共有 275 道。问:

- (1) 磁盘存储器的容量是多少?
- (2) 最高位密度与最低位密度是多少?
- (3) 磁盘数据传输率是多少?

解:

(1) 每道记录信息容量 = 12288 字节

每个记录面信息容量 = 275×12288 字节

共有 4 个记录面, 所以磁盘存储器总容量为:

$$4 \times 275 \times 12288 \text{ 字节} = 13516800 \text{ 字节}$$

(2) 最高位密度 D_1 按最小磁道半径 R_1 计算 ($R_1 = 115\text{mm}$):

$$D_1 = 12288 \text{ 字节} / 2\pi R_1 = 17 \text{ 字节} / \text{mm}$$

最低位密度 D_2 按最大磁道半径 R_2 计算:

$$R_2 = R_1 + (275 \div 5) = 115 + 55 = 170\text{mm}$$

$$D_2 = 12288 \text{ 字节} / 2\pi R_2 = 11.5 \text{ 字节} / \text{mm}$$

(3) 磁盘传输率 $C = r \cdot N$

$$r = 3000 / 60 = 50 \text{ 周} / \text{秒}$$

$$N = 12288 \text{ 字节 (信道信息容量)}$$

$$C = r \cdot N = 50 \times 12288 = 614400 \text{ 字节} / \text{秒}$$

6. 设有若干片 $128\text{K} \times 8$ 位的 SRAM 芯片, 问:

(1) 如何构成 $1024\text{K} \times 16$ 位的存储器?

(2) 需要多少片 RAM 芯片?

(3) 该存储器需要多少 16 位字地址位?

(4) 画出该存储器与 CPU 连接的结构图, 设 CPU 的接口信号有地址信号、数据信号、控制信号 $\text{MREQ\#}$ 和 $\text{R/W\#}$ 。


解:

(1) 采用字位扩展的方法。

(2) 需要 32 片 SRAM 芯片。

(3) 21 位, 3/18 位。

(4)



计算机组成原理试卷 (B 卷) 2004.6

注: (1) 考试时间 120 分钟; (2) 不许使用文曲星等记忆工具;

一. 选择题 (每小题 1 分, 共 10 分)

- 冯·诺依曼机工作的基本方式的特点是_____。
A 多指令流单数据流
B 按地址访问并顺序执行指令
C 堆栈操作
D 存储器按内容选择地址
- 在机器数_____中, 零的表示形式是唯一的。
A 原码 B 补码 C 移码 D 反码
- 在定点二进制运算器中, 减法运算一般通过_____来实现。
A 原码运算的二进制减法器
B 补码运算的二进制减法器
C 原码运算的十进制加法器
D 补码运算的二进制加法器
- 某计算机字长 32 位, 其存储容量为 4MB, 若按半字编址, 它的寻址范围是_____。
A 0—4MB B 0—2MB C 0—2M D 0—1M
- 主存贮器和 CPU 之间增加 cache 的目的是_____。
A 解决 CPU 和主存之间的速度匹配问题
B 扩大主存贮器容量
C 扩大 CPU 中通用寄存器的数量
D 既扩大主存贮器容量, 又扩大 CPU 中通用寄存器的数量
- 单地址指令中为了完成两个数的算术运算, 除地址码指明的一个操作数外, 另一个常需采用_____。
A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式
- 同步控制是_____。
A 只适用于 CPU 控制的方式
B 只适用于外围设备控制的方式
C 由统一时序信号控制的方式
D 所有指令执行时间都相同的方式
- 描述 PCI 总线中基本概念不正确的句子是_____。
A. PCI 总线是一个与处理器无关的高速外围总线
B. PCI 总线的基本传输机制是猝发式传送
C. PCI 设备一定是主设备
D. 系统中只允许有一条 PCI 总线
- CRT 的分辨率为 1024×1024 像素, 像素的颜色数为 256, 则刷新存储器的容量为_____。
A 512KB B 1MB C 256KB D 2MB
- 为了便于实现多级中断, 保存现场信息最有效的办法是采用_____。
A 通用寄存器 B 堆栈 C 存储器 D 外存

二. 填空题 (每小题 3 分, 共 18 分)

- 在计算机术语中, 将运算器、控制器、cache 合在一起, 称为 A. _____, 而将 B. _____

和存储器合在一起, 成为 C. _____。

- 数的真值变成机器码可采用 A. _____ 表示法, B. _____ 表示法, C. _____ 表示法, 移码表示法。
- 广泛使用的 A. SRAM 和 B. DRAM 都是半导体随机读写存储器。前者的速度比后者快, 但 C. DRAM 的容量比后者高。
- 形成指令地址的方式, 称为 A. 指令寻址 方式, 有 B. 顺序寻址 和 C. 跳跃寻址。
- CPU 从 A. PC 取出一条指令并执行这条指令的时间称为 B. 指令周期。由于各种指令的操作功能不同, 各种指令的指令周期是 C. 不同的。
- 微型机的标准总线从 16 位的 A. ISA 总线, 发展到 32 位的 B. EISA 总线和 C. PCI 总线, 又进一步发展到 64 位的 PCI 总线。

三. (12 分) 已知 $x = -0.01111$, $y = +0.11001$,

求 $[x]_{补}$, $[-x]_{补}$, $[y]_{补}$, $[-y]_{补}$, $x+y=?$, $x-y=?$

11000 00111 01100 10011

0.0101

四. (15 分) 图 B1 所示为双总线结构机器的数据通路: IR 为指令寄存器, PC 为程序计数器 (具有自增功能), M 为主存 (受 $R/\overline{W}$ 信号控制), AR 为地址寄存器, DR 为数据缓冲寄存器, ALU 由加、减控制信号决定完成何种操作, 控制信号 G 控制的是一个门电路。另外, 线上标注有小圈表示有控制信号, 例中 y_i 表示 y 寄存器的输入控制信号, R_i 为寄存器 R_i 的输出控制信号, 未标字符的线为直通线, 不受控制。

- “ADD R_2, R_0 ”指令完成 $(R_0) + (R_2) \rightarrow R_0$ 的功能操作, 画出其指令周期流程图, 假设该指令的地址已放入 PC 中。并列出的微操作控制信号序列。
- 若将“指令周期”缩短为一个 CPU 周期, 请先画出修改数据通路, 后画出指令周期流程图。
- 在 (2) 的基础上, 将“执行周期”也缩短为一个 CPU 周期, 先修改运算器数据通路, 后画出指令周期流程图。此时加法指令速度比 (1) 提高几倍?





图 B1

五. (10分) 画出PCI总线结构框图, 说明HOST总线、PCI总线、LAGACY总线的功能。



六. (10分) 参见图B2, 这是一个二维中断系统, 请问:

- (1) 在中断情况下, CPU和设备的优先级如何考虑? 请按降序排列各设备的中断优先级。
- (2) 若CPU现执行设备C的中断服务程序, IM_2, IM_1, IM_0 的状态是什么? 如果CPU的执行设备H的中断服务程序, IM_2, IM_1, IM_0 的状态又是什么?
- (3) 每一级的IM能否对某个优先级的个别设备单独进行屏蔽? 如果不能, 采取什么方法可达到目的?
- (4) 若设备C一提出中断请求, CPU立即进行响应, 如何调整才能满足此要求?




图 B2

七. (10分) CPU如何识别从主存取出来的二进制代码是指令还是数据?

八. (15分) 芯片EDRAM的存储容量 $1M \times 4$ 位, 采用图B3所示 2^{11} (行) $\times 2^9$ (列) $\times 4$ 位的结构, 其中 A_0-A_{10} 为地址信号, D_3-D_0 为数据信号, RAS, CAS 分别为行选通、列选通信号, Ref 为刷新信号, Sel 为片选信号。CPU访问存储器的地址格式示于图B4, 其中 BE_3-BE_0 为CPU发出的字节使能信号, 当进行32位存取时, 列选通信号 CAS_3-CAS_0 分别与 BE_3-BE_0 相对应。

请设计一个总存储容量为 $4M \times 32$ 位的存储器, 要求:

- (1) 回答需多少个EDRAM芯片? 多少个内存条?
- (2) 一个内存条用一个横向长方形表示, 画出存储器简明总框图 (标明外部共用地址线、数据线、内存条的译码选择信号、列选通信号)。
- (3) 详细画出一个内存条的逻辑结构图。




图 B3




图 B4

计算机组成原理 (B 卷) 参考答案及评分标准 2004.6

一. 选择题 (每小题 1 分, 共 10 分)

1. B 2. B 3. D 4. C 5. A
6. C 7. C 8. C,D 9. B 10. B

二. 填空题 (每小题 3 分, 共 18 分)

1. A. CPU B. CPU C. 主机
2. A. 原码 B. 补码 C. 反码 (次序可换)
3. A. SRAM B. DRAM C. 存储容量
4. A. 指令寻址 B. 顺序 C. 跳跃
5. A. 存储器 B. 指令周期 C. 不相同的
6. A. ISA B. EISA C. VESA

三. 每一项得 2 分, 共 12 分


$$[x]_{\text{原}} = 1.01111 \quad [x]_{\text{补}} = 1.10001 \quad [-x]_{\text{补}} = 0.01111$$

$$[y]_{\text{原}} = 0.11001 \quad [y]_{\text{补}} = 0.11001 \quad [-y]_{\text{补}} = 1.00111$$


$\begin{array}{r} [x]_{\text{补}} \quad 11.10001 \\ + [y]_{\text{补}} \quad 00.11001 \\ \hline [x+y]_{\text{补}} \quad 00.01010 \end{array}$	$\begin{array}{r} [x]_{\text{补}} \quad 11.10001 \\ + [-y]_{\text{补}} \quad 11.00111 \\ \hline [x-y]_{\text{补}} \quad 10.11000 \end{array}$
$x + y = +0.01010$	$x - y$ 运算结果发生溢出 (双符号位不同)

四. 每小题 5 分, 共 15 分


(1) 流程图占 3 分, 控制信号占 2 分:




(2) 缩短“取指周期”: 数据通路占 2 分, 流程图画对占 3 分:




(2) 改进方案: 缩短“取指周期”



(3) 缩短“执行周期”：数据通路占 2 分，流程图 2 分，加法指令速度提高 $6/2=3$ 倍占一分；




(3) 改进方案：缩短“执行周期”



五. 画出 PCI 总线结构图得 7 分，三个总线功能说明各占 1 分，

共 10 分



PCI 总线有三种桥，即 HOST/PCI 桥，PCI/PCI 桥，PCI/LAGACY 桥。

- 1) HOST 总线：该总线又称 CPU 总线、系统总线、主存总线等，它不仅连接主存，还可以连接多个 CPU
- 2) PCI 总线：连接各种高速的 PCI 设备。PCI 设备可以是主设备也可以是从设备，或者兼而有之。系统中允许有多余的 PCI 总线。它们可以使用 HOST 桥与 HOST 桥总线相连，也可以使用 PCI/PCI 桥与已经同 HOST 桥连接的 PCI 总线相连。从而可扩充整个系统的 PCI 总线负载能力。
- 3) LAGACY 总线：可以是 ISA、EISA、MCA 等性能较低的传统总线，以便充分利用市场上现有的适配器卡，支持中低速 I/O 设备。

六. 每小题占 2.5 分，共 10 分

- (1) 在中断情况下，CPU 的优先级最低。各设备优先级次序是：A-B-C-D-E-F-G-H-I-CPU
- (2) 执行设备 C 的中断服务程序时 $IM_2IM_1IM_0=111$ ；执行设备 H 的中断服务程序时 $IM_2IM_1IM_0=001$ 。
- (3) 每一级的 IM 标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的 BI（中断允许）标志清“0”，它禁止设备发出中断请求。
- (4) 要使 C 的中断请求及时得到响应，可将 C 从第二级取出，单独放在第三级上，使第三级的优先级最高，即令 $IM_3=0$ 即可。

七. 时间、空间各占 5 分，共 10 分

从时间来说：取指令事件发生在“取指周期”

取数据事件发生在“执行周期”


从空间来说：取出的代码是指令，一定送往指令寄存器（控制器）

取出的代码是数据，一定送往数据寄存器（运算器）


八. 每小题占 5 分, 共 15 分

(1) 共需 32 片 EDRAM, 4 个内存条 (各占 2.5 分)


(2) 一个内存条逻辑结构图 (占 5 分)



(3) 总框图 (占 4 分)



译码占 1 分



或者用 2: 4 译码器

本科生期末试卷十四

一、选择题（每小题 1 分，共 10 分）

- 某寄存器中的值有时是地址，因此只有计算机的_____才能识别它。
A. 译码器 B. 判别程序 C. 指令 D. 时序信号
- 若 $[X]_{补} = 11010011$ ，则 X 的十进制真值是_____。
A. 71 B. 48 C. 65 D. 63 $-128+64+16+2+1$
- 按其数据流的传送过程和控制节拍来看，阵列乘法器可认为是_____。
A. 全串行运算的乘法器 B. 全并行运算的乘法器
C. 串-并行运算的乘法器 D. 并-串行运算的乘法器
- 存储单元是指_____。
A. 存放一个二进制信息位的存储元 B. 存放一个机器字的所有存储元集合
C. 存放一个字节的存储元集合 D. 存放两个字节的存储元集合
- 相联存储器是按_____进行寻址的存储器。
A. 地址指定方式 B. 堆栈存取方式 C. 内容指定方式 D. 地址指定与堆栈
- 寄存器间接寻址方式中，操作数处在_____。
A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈
- 下面描述的 RISC 机器基本概念中不正确的句子是 ACD。
A. RISC 机器不一定是流水 CPU B. RISC 机器一定是流水 CPU
C. RISC 机器有复杂的指令系统 D. CPU 配置很少的通用寄存器
- 描述当代流行总线结构中基本概念不正确的句子是_____。
A. 当代流行总线的结构不是标准总线
B. 当代总线结构中，CPU 和它私有的 cache 一起作为一个模块与总线相连
C. 系统中只允许有一个这样的 CPU 模块
- CRT 的分辨率为 1024×1024 像素，像素的颜色数为 256，则刷新存储器的容量是_____。
A. 512KB B. 1MB C. 256KB D. 2MB
- 一台计算机对 n 个数据源进行分时采集，送入主存，然后分时处理。采集数据时，最好的方案是使用 D。
A. 堆栈缓冲区 B. 一个指针的缓冲区
C. 两个指针的单缓冲区 D. n 个指针的 n 个缓冲区

二、填空题（每小题 3 分，共 15 分）

- 计算机系统存储器分为 A 主存 和 B 辅存。在 CPU 执行程序时，必须将指令存放在 C 主存 中。
- 为了实现运算器的 A 并行化，采用了 B 先行 进位、C 并行 乘除法等并行技术。
- 闪存存储器能提供高性能、低功耗、高可靠性以及 A 低功耗 能力，为现有的 B 存储器 体系结构带来巨大变化，因此作为 C 闪存存储器 用于便携式电脑中。
- 硬布线控制器的设计方法是：先设计 A 控制流程图，再利用 B 布尔代数 写出综合逻辑表达式，然后用 C 门电路 等逻辑电路实现。
- CPU 中，保存当前正在执行的指令的寄存器为 A 程序计数器，保存当前正在执行的指令的地址的寄存器为 B 指令寄存器，保存 CPU 访问地址的寄存器为 C 地址寄存器。

三、(10 分) 设有两个浮点数 $N_1 = 2^j \times S_1$ ， $N_2 = 2^j \times S_2$ ，其中阶码 2 位，阶符 1 位，尾数 4

位，数符 1 位。设


$$j_1 = (-10)_2 \quad S_1 = (+0.1001)_2$$

$$j_2 = (+10)_2 \quad S_2 = (+0.1011)_2$$

求 $N_1 \times N_2$ ，写出运算步骤及结果，积的尾数占 4 位，要规格化结果，根据原码阵列乘法器的计算步骤求尾数之积。

四、(9 分) CPU 执行一段程序时，cache 完成存取次数为 3800 次，主存完成存取次数为 200 次，已知 cache 存取周期为 50ns，主存为 250ns，求 cache / 主存系统的效率和平均访问时间。

五、(9 分) 指令格式结构如下，试分析指令格式及寻址方式特点。



六、(10 分) 已知 MOV, ADD, COM, ADT 四条指令微程序流程图 B14.1，已知 P(1)




图 B14.1

的条件是指令寄存器 OP 字段，即 IR_0, IR_1 ，P(2) 的条件码是进位寄存器 C_j ，请设计画出微程序控制器地址转移逻辑图。

七、(9 分) 某机器的中断系统采用一级链路排队，优先级由设备距 CPU 的物理位置决定（远低近高），如图 B14.2 所示，DVC₀ 是扫描仪，DVC₁ 是打印机……。如在某一时刻，

扫描仪和打印机均产生一个事件,试问 IRQ 上的请求是谁发的?为什么?这一结论总是成立吗?




图 B14.2

八、(9 分) 已知某磁盘存储器转速为 2400 转/分, 每个记录面道数为 200 道, 平均查找时间为 60ms, 每道存储容量为 96Kbit, 求磁盘的存取时间与数据传播率。

九、(10 分) 某时序产生器的主要逻辑电路如图 B14.3 所示, ϕ 为脉冲时钟源输出的方波脉冲 (频率为 10MHz), C_1-C_4 为 D 触发器, T_1-T_4 为四个输出的节拍脉冲。

- 1) 试画出 C_1, C_2, C_3, C_4 各触发器 Q 端的波形和 T_1-T_4 波形 (要求两个 CPU 周期, 并说明脉冲宽度)
- 2) 如果要产生 T_1-T_5 五个等间隔的节拍脉冲, 问电路如何改进?




图 B14.3

十、(9 分) 画出 PCI 总线结构框图, 说明 HOST 总线、PCI 总线、LAGACY 总线的功能。

本科生期末试卷十四答案

一、选择题

1. C 2. C 3. B 4. B 5. C
6. B 7. ACD 8. AC 9. B 10. D

二、填空题

1. A. 内存 B. 外存 C. 内存
2. A. 高速性 B. 先行 C. 阵列
3. A. 瞬间启动 B. 存储器 C. 固态硬盘
4. A. 指令周期 B. 布尔代数 C. 门电路和触发器
5. A. 指令寄存器 IR B. 程序计数器 PC C. 内存地址寄存器 AR

三、解: 浮点乘法规则:

$$N_1 \times N_2 = (2^{j_1} \times S_1) \times (2^{j_2} \times S_2) = 2^{(j_1+j_2)} \times (S_1 \times S_2)$$

- (1) 阶码求和: $j_1+j_2=0$
- (2) 尾数相乘: 符号位单独处理, 积的符号位 $0 \oplus 0 = 0$

$$\begin{array}{r} 0.1001 \\ \times 0.1011 \\ \hline 1001 \\ 1001 \\ 0000 \\ 1001 \\ \hline 0.01100011 \end{array}$$

- (3) 尾数规格化、舍入 (尾数 4 位)

$$N_1 \times N_2 = (+0.01100011)_2 = (+0.1100)_2 \times 2^{(-01)}_2$$

四、解: 命中率 $H = N_c / (N_c + N_m) = 3800 / (3800 + 200) = 0.95$

$$\text{主存慢于 cache 的倍率: } r = t_m / t_c = 250\text{ns} / 50\text{ns} = 5$$

$$\text{访问效率: } e = 1 / [r + (1-r)H] = 1 / [5 + (1-5) \times 0.95] = 83.3\%$$

$$\text{平均访问时间: } t_a = t_c / e = 50\text{ns} / 0.833 = 60\text{ns}$$

五、解: 指令格式与寻址方式特点如下:

- (1) 二地址指令, 用于访问存储器。操作码字段可指定 64 种操作。
- (2) RS 型指令, 一个操作数在通用寄存器 (共 16 个), 另一个操作数在主存中。
- (3) 有效地址可通过变址寻址求得, 即有效地址等于变址寄存器 (共 16 个) 内容加上位移量。

六、解: 从流程图 B14.1 看出, P (1) 处微程序出现四个分支, 对应四个微地址。为此用

OP 码修改微地址寄存器的最后两个触发器即可。在 P (2) 处微程序出现 2 路分支, 对应两个微地址, 此时的测试条件是进位触发器 C_j 的状态。为此用 C_j 修改 μA_2 即可。转移逻辑表达式如下:

$$\mu A_0 = P_1 \cdot T_1 \cdot IR_0$$

$\mu A_1 = P_1 \cdot T_1 \cdot IR_1$
 $\mu A_2 = P_2 \cdot T_1 \cdot \bar{C}_1$ 。由此可画出微地址转移逻辑。如图 B14.3 所示。




图 B14.4

七、解：当扫描仪和打印机同时产生一个事件时，IRQ 上的请求是扫描仪发的。因为这种链路排队的设备只有当其 IEI 高时，才能发出中断请求，并且该设备有中断请求时其 IEO 为低，因此其后的设备就不可能发出中断请求信号。但是若扫描仪接口中的屏蔽触发器被置位即被屏蔽，则 IEO 上的请求信号将是打印机发出的。

八、解：2400 转 / 分 = 40 转 / 秒

平均等待时间为：1/40 × 0.5 = 12.5 (ms)

磁盘存取时间为：60 ms + 12.5 ms = 72.5 ms

数据传播率： $D_r = rN$, $N = 96K \text{ bit}$, $r = 40 \text{ 转 / 秒}$

$D_r = rN = 40 \times 96K = 3840K \text{ (bit/s)}$

九、解：




图 B14.5

如上图中主要电路是一个环形脉冲发生器，它采用循环移位寄存器形式。

其中 $T_1 \sim T_4$ 是四个输出节拍脉冲，根据已知条件，其译码逻辑表达式为：

$T_1 = C_1 \cdot \bar{C}_2$, $T_2 = C_2 \cdot \bar{C}_3$, $T_3 = C_3$, $T_4 = \bar{C}_1$ 。具体的波形图如图 B14.5 所示。

十、解：PCI 总线结构框图如图 B20.3 所示：




图 B14.6

PCI 总线有三种桥，即 HOST/PCI 桥（简称 HOST 桥），PCI/PCI 桥，PCI/LAGACY 桥。

- 1) HOST 总线：该总线又称 CPU 总线、系统总线、主存总线等，它不但连接主存，还可以连接多个 CPU。
- 2) PCI 总线：连接各种高速的 PCI 设备。PCI 设备可以是主设备也可以是从设备，或者兼而有之。系统中允许有多余的 PCI 总线。它们可以使用 HOST 桥与 HOST 桥总线相连，也可以使用 PCI/PCI 桥与已经同 HOST 桥连接的 PCI 总线相连。从而可扩充整个系统的 PCI 总线负载能力。
- 3) LAGACY 总线：可以是 ISA、EISA、MCA 等性能较低的传统总线，以便充分利用市场上现有的适配器卡，支持中低速 I/O 设备。

本科生期末试卷十五

一、选择题 (每小题 1 分, 共 10 分)

- 下列数中最大的数为_____。
A. $(10010101)_2$ B. $(227)_8$
C. $(96)_8$ D. $(143)_5$
- 设 32 位浮点数中, 符号位为 1 位, 阶码为 8 位, 尾数位为 23 位, 则它所能表示的最大规格化正数为_____。
A. $+(2-2^{-23}) \times 2^{+127}$ B. $[1+(1-2^{-23})] \times 2^{+127}$
C. $+(2-2^{-23}) \times 2^{+255}$ D. $2^{+127} \cdot 2^{23}$
- 四片 74181ALU 和一片 74182CLA 器件相配合, 具有如下进位传送功能_____。
A. 行波进位 B. 组内先行进位, 组间先行进位
C. 组内先行进位, 组间行波进位 D. 组内行波进位, 组间先行进位
- 某计算机字长 32 位, 其存储容量为 8MB, 若按字编址, 它的寻址范围是_____。
A. 1M B. 4MB C. 4M D. 2MB
- 以下四种类型的半导体存储器中, 以传输同样多的字为比较条件, 则读出数据传输率最高的是_____。
A. DRAM B. SRAM C. 闪存存储器 D. EPROM
- 位操作类指令的功能是_____。
A. 对 CPU 内部通用寄存器或主存某一单元任一一位进行状态检测 (0 或 1)
B. 对 CPU 内部通用寄存器或主存某一单元任一一位进行状态强置 (0 或 1)
C. 对 CPU 内部通用寄存器或主存某一单元任一一位进行状态检测或强置
D. 进行移位操作
- 操作控制器的功能是_____。
A. 产生时序信号 B. 从主存取出一条指令 C. 完成指令操作的译码
D. 从主存取出指令, 完成指令操作码译码, 并产生有关的操作控制信号, 以解释执行该指令
- 采用串行接口进行七位 ASCII 码传送, 带有一位奇偶校验位为 1 位起始位和 1 位停止位, 当波特率为 9600 波特时, 字符传送速率为_____。
A. 960 B. 873 C. 1371 D. 480
- 3.5 英寸软盘记录方式采用_____。
A. 单面双密度 B. 双面双密度
C. 双面高密度 D. 双面单密度
- 通道对 CPU 的请求形式是_____。
A. 自陷 B. 中断 C. 通道命令 D. 跳转指令

二、填空题 (每小题 3 分, 共 15 分)

- Cache 是一种 高速缓冲 存储器, 是为了解决 CPU 和主存之间 速度 不匹配而采用的一项重要硬件技术。现发展为 Cache 体系。
- 一个较完善的指令系统应包含 数据 类指令, 控制 类指令, 程序 类指令, 程序控制类指令, I/O 类指令, 字符串类指令, 系统控制类指令。
- 并行处理技术已经成为计算机发展的主流。它可贯穿于信息加工的各个步骤和阶段概括起来, 主要有三种形式: A 并行; B 并行; C 并行。

- 为了解决多个 CPU 同时竞争总线, B 总线仲裁 必须具有 CPU 部件。
- 磁表面存储器主要技术指标有: A 磁道密度, B 磁头密度, C 磁头寿命 和数据传输速率。

三、(10 分) 设 $[X]_{补}=01111$, $[Y]_{补}=11101$, 用带求补器的补码阵列乘法器求出乘积 $X \cdot Y = ?$ 并用十进制数乘法验证。

四、(9 分) 指令格式如下所示。OP 为操作码字段, 试分析指令格式的特点。

31	26	22	18	17	16	15	0
OP	—	源寄存器	变址寄存器	偏移量			

五、(9 分) 如图 B15.1 (A) 是某 SRAM 的写入时序图, 其中 $R/\overline{W}$ 是读写命令控制线, $R/\overline{W}$ 线为低电平时, 存储器按给定地址把数据线上的数据写入存储器。请指出图中写入时




图 B15.1

序的错误, 并画出正确的写入时序图。

六、(10 分) 如图 B15.2 是从实时角度观察到的中断嵌套。试问, 这个中断系统可以实




图 B15.2

行几重？并分析图中的中断过程。

七、(9分) 证明：一个 m 段流水线处理器和具有 m 个并行部件的处理器一样具有同等水平的吞吐能力。

八、(10分) 软盘驱动器使用双面双密度软盘，每面有 80 道，每道 15 扇区，每个扇区存储 512B。已知磁盘转速为 360 转/分，假设找道时间为 10-40ms，今写入 38040B，平均需要多少时间？最长时间是多少？

九、(9分) 试分析图 B15.3 所示写电流波形属于何种记录方式。




图 B15.3

十、(10分) 硬布线控制器的指令周期，流程图如图 B15.4 所示。请写出 RD、WE、LDAR、LDDR、LDAC、(+)、LDPC 各控制信号逻辑表达式。(其中 W1—W6 为节拍电位信号，每个节拍电位包含 T1—T4 四个时钟周期信号。)




图 B15.4

本科生期末试卷十五答案

一、选择题

1. B
2. B
3. B
4. D
5. C
6. C
7. D
8. A
9. C
10. B

二、填空题

1. A. 高速缓冲 B. 速度 C. 多级 cache 体系
2. A. 数据传送 B. 算术运算 C. 逻辑运算
3. A. 时间 B. 空间 C. 时间+空间
4. A. 主设备 B. 控制权 C. 总线仲裁
5. A. 存储密度 B. 存储容量 C. 平均存取时间

三、解：设最高位为符号位，输入数据为 $[x]_H = 01111$ $[y]_H = 11101$

$$[y]_H = 10011$$

$$\text{算前求补器输出后: } x = 1111 \quad y = 1101$$

$$\begin{array}{r} 1111 \\ \times 1101 \\ \hline 1111 \\ 0000 \\ 1111 \\ + 1111 \\ \hline 1100011 \end{array}$$

乘积符号位运算：

$$x_0 \oplus y_0 = 0 \oplus 1 = 1$$

算后求补级输出为 00111101，加上乘积符号位 1，最后得补码乘积值为 10011101。

利用补码与真值的换算公式，补码二进制数的真值是：

$$x \times y = -1 \times 2^8 + 1 \times 2^5 + 1 \times 2^4 + 1 \times 2^2 + 1 \times 2^2 + 1 \times 2^0 = -195$$

$$\text{十进制数乘法验证: } x \times y = (+15) \times (-13) = -195$$

四、解：(1) 操作码字段为 6 位，可指定 $2^6 = 64$ 种操作，即 64 条指令。

(2) 单字长 (32) 二地址指令。

(3) 一个操作数在源寄存器 (共有 16 个)，另一个操作数在存储器中 (由变址寄存器内容 + 偏移量 决定)，所以是 RS 型指令。

(4) 这种指令结构用于访问存储器。

五、解：写入存储器时信号必须同步。通常，当 $R/\overline{W}$ 线加负脉冲时，地址和数据线的电平必须是稳定的。当 $R/\overline{W}$ 线一达到逻辑 0 电平时，数据立即被存贮。因此，当 $R/\overline{W}$ 线处于低态时，如果数据线改变了数值，那么存储器将存贮新的数据⑤。同样，当 $R/\overline{W}$ 处于低态时地址线发生了变化，那么同样的数据将存贮到新的地址 (②或③)。正确的写入如下图




图 B15.3

六、解：该中断系统可以实行 5 重中断，中断优先级的顺序是，优先权 1 最高，主程序运行于最低优先权（优先权为 6）。图 B15.2 中出现了 4 重中断。

图 B15.2 中中断过程如下：

主程序运行到 T_1 时刻，响应优先权 4 的中断源的中断请求并进行中断服务；到 T_3 时刻，优先权 4 的中断服务还未结束，但又出现了优先权 3 的中断源的中断请求；暂停优先权 4 的中断服务，而响应优先权 3 的中断。到 T_4 时刻，又被优先权 2 的中断源所中断，直到 T_6 时刻，返回优先权 3 的服务程序，到 T_7 时刻，又被优先权 1 的中断源所中断，到 T_8 时刻，优先权 1 的中断服务完毕，返回优先权 3 的服务程序，直到 T_{10} 优先权 3 的中断服务结束，返回优先权 4 的服务程序，优先权 4 的服务程序到 T_{11} 结束，最后返回主程序。图中，优先权 3 的服务程序被中断 2 次，而优先权 5 的中断又产生。

七、解：设 P_1 是有总延迟时间 t_1 的非流水线处理器，故其最大吞吐量（数据带宽）为 $1/t_1$ 。

又设 P_m 是相当于 P_1 的 m 段流水线处理器。其中每一段处理线路具有同样的延迟时间 t_c ，和缓冲寄存器延迟时间 t_r ，故 P_m 的带宽为

$$W_m = 1 / (t_c + t_r)。$$

如果 P_m 是将 P_1 划分成延迟相同的若干段形成的，则 $t_1 \approx m t_c$ ，因此 P_1 的带宽为

$$W_1 = 1 / (m t_c)。$$

由此可得出结论：条件 $m t_c > (t_c + t_r)$ 满足时， $W_m > W_1$ ，即 P_m 比 P_1 有更强的吞吐能力。

八、解：每道存储容量为： $15 \times 512B = 7680B$

磁盘转速为：360 转 / 分 = 6 转 / 秒

访存时间为： $1 / 6 \times 1000ms \times 1/2 = 83.3 ms$

写入一道数据需用（平均）： $(10 + 40) / 2 + 83.3 = 108.3ms$

写入一道数据需用（最多）： $40 + 83.3 = 123.3ms$

写入数据所用道数： $38040 \div 7680 = 5$ （道）

平均所需时间： $108.3ms \times 5 = 541.5ms$

最长时间： $123.3ms \times 5 = 616.5ms$

九、解：(1) 是调频制 (FM)；

(2) 是改进调频制 (MFM)；

(3) 是调相制 (PE)；

(4) 是调频制 (FM)；

(5) 是不归零制 (NRZ)；

(6) 是“见 1 就翻制” (NRZI)。

十、解：RD = $W_1 + W_5 (LDA + ADD)$

；电位控制信号

WE = $W_6 \cdot STA \cdot T_3$

；脉冲控制信号

LDAR = $W_1 \cdot T_4 + W_4 (LDA + STA + ADD) T_4$

；脉冲控制信号

LDDR = $W_2 \cdot T_4 + W_5 (LDA + STA + ADD) T_4$

；脉冲控制信号

LDAC = $W_6 \cdot LDA \cdot T_4 + W_6 \cdot ADD \cdot T_4$

；脉冲控制信号

LDPC = $W_3 \cdot T_4$

；脉冲控制信号

(+) = $W_6 \cdot ADD$

；电位控制信号

本科生期末试卷十六

一、选择题 (每小题 1 分, 共 10 分)

- 2000 年超级计算机最高运算速度达到_____次。
A. 100 亿次 B. 1000 亿次 C. 5000 亿次 D. 10000 亿次
- 某机字长 32 位, 其中 1 位符号位, 31 位表示尾数。若用定点整数表示, 则最大正整数是_____。
A. $2^{31}-1$ B. $2^{30}-1$ C. 2^{31} D. 2^{32}
- 在定点运算器中, 无论采用双符号位还是单符号位, 必须有_____, 它一般用_____来实现。
A. 译码电路 与非门 B. 编码电路 或非门
C. 溢出判断电路 异或门 D. 移位电路 与或非门
- 交叉存储器实质上是一种_____存储器, 它能_____执行_____独立的读写操作。
A. 模块式 并行 多个 B. 模块式 串行 多个
C. 整体式 并行 一个 D. 整体式 串行 多个
- 双端口存储器所以能高速进行读写, 是因为采用_____。
A. 高速芯片 B. 两套相互独立的读写电路
C. 流水技术 D. 新型器件
- 堆栈寻址方式中, 设 A 为通用寄存器, SP 为堆栈指示器, M_{SP} 为 SP 指示器的栈顶单元, 如果进栈操作是: $(A) \rightarrow M_{SP}, (SP)-1 \rightarrow SP$, 那么出栈操作的动作应为_____。
A. $(M_{SP}) \rightarrow A, (SP)+1 \rightarrow SP$ B. $(SP)+1 \rightarrow SP, (M_{SP}) \rightarrow A$
C. $(SP)-1 \rightarrow SP, (M_{SP}) \rightarrow A$ D. $(M_{SP}) \rightarrow A, (SP)-1 \rightarrow SP$
- 描述流水 CPU 基本概念不正确的句子是_____。
A. 流水 CPU 是以空间并行性为原理构造的处理器
B. 流水 CPU 一定是 RISC 机器
C. 流水 CPU 一定是多媒体 CPU
D. 流水 CPU 是一种非常经济而实用的时间并行技术
- 多总线结构的计算机系统, 采用_____方法, 对提高系统的吞吐能力最有效。
A. 多端口存储器 B. 提高主存的速度
C. 交叉编址多模存储器 D. 高速缓冲存储器
- 带有处理器的设备一般称为_____设备。
A. 智能化 B. 交互式 C. 远程通信 D. 过程控制
- 通道程序是由_____组成。
A. I/O 指令 B. 通道指令 (通道控制字) C. 通道状态字

二、填空题 (每小题 3 分, 共 15 分)

- 多个用户共享主存时, 系统应提供 A 地址保护。通常采用的方法是 B 地址映射 保护和 C 地址变换 保护, 并用硬件来实现。
- RISC 指令系统最大特点是: A 指令格式简单; B 指令长度固定; C 指令种类少。
- 流水 CPU 是以 A 时间并行 为原理构造的处理器, 是一种非常 B 经济 的并行技术。目前前的 C 2 微处理器几乎无一例外地使用了流水技术。
- 衡量总线性能的重要指标是 A 总线带宽, 它定义为本身所能达到的最高 B 数据传输率。PCI 总线的指标可达 C 133MB/s。

- 虚拟存储器通常由主存和 A Cache 两级存储系统组成。为了在一台特定的机器上执行程序, 必须把 B 程序 映射到这台机器主存地址的 C 地址 空间上, 这个过程称为地址映射。

三、(9 分) S、E、M 三个域组成的一个 32 位二进制字所表示的非零规格化浮点数 X, S=1

位, E=8 位, M=23 位。其值表示为: $X = (-1)^S \times (1.M) \times 2^{E-128}$, 问它所表示的规格化的最大正数, 最小正数, 最大负数, 最小负数。

四、(9 分) 已知 $X = -0.01111$, $Y = +0.11001$, 求 $[X]$ 补, $[-X]$ 补, $[Y]$ 补, $[-Y]$ 补, $X+Y=?$, $X-Y=?$


五、(9 分) 某计算机系统的内存存储器由 cache 和主存构成, cache 的存取周期为 45 纳

秒, 主存的存取周期为 200 纳秒。已知在一段给定的时间内, CPU 共访问内存 4500 次, 其中 340 次访问主存。问:

- (1) cache 的命中率是多少?
- (2) CPU 访问内存的平均时间是多少纳秒?
- (3) Cache-主存系统的效率是多少?

六、(10 分) 已知 MOV, ADD, COM, ADT 四条指令微程序流程图, 已知 P(1) 的条件是指


令寄存器 OP 字段, 即 IR_0, IR_1 , P(2) 的条件码是进位寄存器 C_j , 请设计画出微程序控制器地址转移逻辑图。



七、(9分)总线的一次信息传送过程大致分哪几个阶段?若采用异步定时协议,请画出读数据的异步时序图来说明。

八、(10分)参见图B16.2,这是一个二维中断系统,请问:

- (1) 在中断情况下, CPU 和设备的优先级如何考虑? 请按降序排列各设备的中断优先级。
- (2) 若 CPU 现执行设备 B 的中断服务程序, IM_0, IM_1, IM_2 的状态是什么? 如果 CPU 的执行设备 D 的中断服务程序, IM_0, IM_1, IM_2 的状态又是什么?
- (3) 每一级的 IM 能否对某个优先级的个别设备单独进行屏蔽? 如果不能, 采取什么方法可达到目的?
- (4) 若设备 C 一提出中断请求, CPU 立即进行响应, 如何调整才能满足此要求?



九、(10分)请在下表中填写 CISC 和 RISC 的主要特征对比

比较内容	CISC	RISC
指令系统		
指令数目		
指令格式		
寻址方式		
指令字长		
可访存指令		
各种指令使用频率		
各种指令执行时间		
优化编译实现		
程序源代码长度		
控制器实现方式		
软件系统开发时间		

十、(9分)分析图 B16.3 所示的存储器结构




图 B16.3

本科生期末试卷十六答案

一. 选择题

1. B 2. A 3. C 4. A 5. B
6. B 7. ABC 8. C 9. A 10. B

二. 填空题

1. A. 存储保护 B. 存储区域 C. 访问方式
2. A. 指令条数少 B. 指令长度固定 C. 指令格式和寻址方式
3. A. 时间并行性 B. 经济而实用 C. 高性能
4. A. 总线带宽 B. 传输速率 C. 264MB/S
5. A. 存储 B. 记录 C. 结构

三. 解: (1) 最大正数

$$X = [1 + (1 - 2^{-23})] \times 2^{127}$$

(2) 最小正数

$$X = 1.0 \times 2^{-128}$$

(3) 最大负数

$$X = -1.0 \times 2^{-128}$$

(4) 最小负数

$$X = -[1 + (1 - 2^{-23})] \times 2^{127}$$

四. 解: $[X]_E = 1.01111$ $[X]_H = 1.10001$ $\therefore [-X]_H = 0.01111$

$$[Y]_H = 0.11001 \quad [Y]_H = 0.11001 \quad \therefore [-Y]_H = 1.00111$$

$$\begin{array}{r} [X]_H \quad 11.10001 \\ + [Y]_H \quad 00.11001 \\ \hline [X+Y]_H \quad 00.01010 \\ \therefore X+Y = +0.01010 \end{array}$$

$$\begin{array}{r} [X]_H \quad 11.10001 \\ + [-Y]_H \quad 11.00111 \\ \hline [X-Y]_H \quad 10.11000 \end{array}$$

因为符号位相异, 所以结果发生溢出。

五. 解:

$$(1) \text{ cache 的命中率 } H = \frac{Nc}{Nc + Nm} = \frac{4500 - 340}{4500} = 0.92$$

$$(2) \text{ CPU 访存的平均时间 } T_a = H \cdot T_c + (1-H)T_m = 0.92 \times 45 + (1-0.92) \times 200 = 57.4 \text{ ns}$$

$$(3) \text{ Cache-主存系统的效率 } \epsilon = \frac{T_c}{T_a} = \frac{45}{57.4} = 0.78 = 78\%$$

六. 解: 从流程图看出, P (1) 处微程序出现四个分支, 对应四个微地址。为此用 OP 码修改微地址寄存器的最后两个触发器即可。在 P (2) 处微程序出现 2 路分支, 对应两个微

地址, 此时的测试条件是进位触发器 C_j 的状态。为此用 $\bar{C}_j$ 修改 μA_2 即可。转移逻辑表达式如下:

$$\mu A_0 = P_1 \cdot T_4 \cdot IR_6,$$

$$\mu A_1 = P_1 \cdot T_4 \cdot IR_7,$$

$$\mu A_2 = P_2 \cdot T_4 \cdot \bar{C}_j.$$

由此可画出微地址转移逻辑, 如图 B16.2 所示。




图 B16.3

七. 答: 分五个阶段: 请求总线, 总线仲裁, 寻址 (目的地址), 信息传送, 状态返回 (或错误报告)。




图 B16.4

CPU 发出读命令信号和存储器地址信号, 经一段时延, 待信号稳定后, 它启动主同步 (MSYN) 信号, 这个信号引发存储器以从同步 (SSYN) 信号予以响应, 并将数据放到数据线上。这个 SSYN 信号使 CPU 读数据, 然后撤消 (MSYN) 信号, MSYN 信号的撤消又使 SSYN 信号撤消, 最后地址线、数据线上不再有有效信息, 于是读数据总线周期结束。

八. 解:

(1) 在中断情况下, CPU 的优先级最低。各设备优先级次序是: A-B-C-D-E-F-G-H-I-CPU

(2) 执行设备 B 的中断服务程序时 $IM_0IM_1IM_2=111$; 执行设备 D 的中断服务程序时 $IM_0IM_1IM_2=011$ 。

- (3) 每一级的 IM 标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的 BI (中断允许) 标志清“0”，它禁止设备发出中断请求。
- (4) 要使 C 的中断请求及时得到响应，可将 C 从第二级取出，单独放在第三级上，使第三级的优先级最高，即令 $IM_3=0$ 即可。

九.

比较内容	CISC	RISC
指令系统	复杂、庞大	简单、精简
指令数目	一般大于 200	一般小于 100
指令格式	一般大于 4	一般小于 4
寻址方式	一般大于 4	一般小于 4
指令字长	不固定	等长
可访存指令	不加限定	只有 LOAD/STORE 指令
各种指令使用频率	相差很大	相差不大
各种指令执行时间	相差很大	绝大多数在一个周期内完成
优化编译实现	很难	较容易
程序源代码长度	较短	较长
控制器实现方式	绝大多数为微程序控制	绝大部分为硬布线控制
软件系统开发时间	较短	较长

十.

- 1) 图中两个模块的总容量为 2MB(512K*32 位)，由 8 片 256K*4 位的 DRAM 芯片组成。为简化将 2 片 DRAM 与一块 256*8 位的方框表示。数据总线宽度为 32 位。地址总线宽度为 24 位。
- 2) 芯片采用行列阵列，有读写周期与刷新周期。在读/写周期时，在行选通信号 $\overline{RAS}$ 有效下输入行地址，在列选通信号 $\overline{CAS}$ 有效下输入列地址，如果是读周期，此位组内容被读出；如果是写周期的话，则将总线上数据写入此位组。刷新周期是 $\overline{RAS}$ 有效下输入刷新的地址，此地址指示的一行所有存储元全部再生。
- 3) 由图可知，24 位存储物理地址指定的系统主存容量可达到 16MB，按“存储体-块-字”进行寻址。其中，高三位用于存储体选择，对于 8 个 2MB 的存储体进行 8 选 1。 $A_{20}-A_3$ 的 18 位地址用于模块内 256K 个存储字的选择，它们分为行、列地址两部分送至芯片的 9 位地址引脚。 A_2 用于模块选择： $A_2=0$ 时， RAS_0 有效， $A_2=1$ 时， RAS_1 有效。
- 4) CPU 给出主存地址中没有 A_1, A_0 两位，替代的是 4 个字节允许信号 BE_3-BE_0 ，以允许对 $A_{23}-A_2$ 指定的存储字（双字）中的字节或字完成读/写访问。当 BE_3-BE_0 全有效时，即完成双字存取。图中没有给出译码逻辑，暗示了 BE_3-BE_0 与 CAS_3-CAS_0 的对应关系。
- 5) DRAM 需定时刷新，由于 DRAM 芯片的读出是破坏性读出，因此读写完后要对它的信息充电再生。

本科生期末试卷十七

一、选择题（每小题 1 分，共 10 分）

- 50 年代，为了发挥_____的效率，提出了_____技术，从而发展了操作系统，通过它对_____进行管理和调度。
A.计算机 操作系统 计算机
B.计算 并行 算法
C.硬件设备 多道程序 硬软资源
D.硬件设备 晶体管 计算机
- 下列表达式中正确的运算结果为_____。
A. $(10101)_2 \times (2)_{10} = (20202)_2$
B. $(10101)_3 \times (2)_{10} = (20202)_3$
C. $(10101)_3 \times (3)_{10} = (30303)_3$
D. $(101010)_3 - (20202)_3 = (11011)_3$
- 算术/逻辑运算单元 74181ALU 可完成_____。
A.16 种算术运算功能 B.16 种逻辑运算功能
C.16 种算术运算功能和 16 种逻辑运算功能 D.4 位乘法运算和除法运算功能
- 某计算机字长为 32 位，其存储容量为 $16M \times 32$ 位，它的地址线和数据线的总和是_____。
A.16 B.32 C.64 D.56
- 采用虚拟存储器的主要目的是_____。
A.提高主存贮器的存取速度
B.扩大主存贮器的存贮空间，并能进行自动管理和调度
C.提高外存贮器的存取速度
D.扩大外存贮器的存贮空间
- 程序控制类指令的功能是_____。
A.进行算术运算和逻辑运算 B.进行主存与 CPU 之间的数据传送
C.进行 CPU 和 I/O 设备之间的数据传送 D.改变程序执行的顺序
- 由于 CPU 内部的操作速度较快，而 CPU 访问一次主存所花的时间较长，因此机器周期通常用_____来规定。
A.主存中读取一个指令字的最短时间 B.主存中读取一个数据字的最长时间
C.主存中写入一个数据字的平均时间 D.主存中取一个数据字的平均时间
- 系统总线中控制线的功能是_____。
A.提供主存、I/O 接口设备的控制信号和响应信号
B.提供数据信息
C.提供时序信号
D.提供主存、I/O 接口设备的响应信号
- 计算机的外围设备是指_____。
A.输入/输出设备 B.外存储器
C.远程通信设备 D.除了 CPU 和内存以外的其它设备
- 某中断系统中，每抽取一个输入数据就需要中断 CPU 一次，中断处理程序接受取样的数据，并将其保存到主存缓冲区内。该中断处理需要 x 秒。另一方面，缓冲区内每存储 N 个数据，主程序就将其取出进行处理，这种处理需要 y 秒。因此该系统

可以跟踪到每秒_____次中断请求。

- A. $N/(Nx+y)$ B. $N/(x+y)$ N C. $\min[1/x, 1/y]$ D. $\max[1/x, 1/y]$

二、填空题（每小题 3 分，共 15 分）

- 重写型光盘分 A_____和 B_____两种，用户可对这类光盘进行 C_____信息。
- 计算机系统中，下列部件都能够存储信息：①主存②CPU 内的通用寄存器③cache④磁带⑤磁盘。按照 CPU 存取速度排列，由快到慢依次为 A_____，其中，内存包括 B_____；属于外存的是 C_____。
- 多路型 DMA 控制器不仅在 A_____上而且在 B_____上可以连接多个设备，适合于连接 C_____设备。
- 总线同步定时协议中，事件出现在总线的 A_____由 B_____信号确定，C_____周期的长度是固定的。
- RISC 机器一定是 A_____CPU，但后者不一定是 RISC 机器。奔腾 CPU 是 B_____CPU，但奔腾机是 C_____机器。

三、(10 分) 证明： $[X+Y]_B = [X]_B + [Y]_B \pmod{2^{n+1}}$

四、(9 分) 某机字长 32 位，定位表示，尾数 31 位，数符 1 位，问：

- 定点原码整数表示时，最大正数是多少？最小负数是多少？
- 定点原码小数表示时，最大正数是多少？最小负数是多少？

五、(9 分) 如图 B17.1 表示用快表（页表）的虚实地址转换条件，快表放在相联存储器

中，其容量为 8 个存储单元，问：

- CPU 按虚地址 1 去访问主存时主存的实地址码是多少？
- 当 CPU 按虚地址 2 去访问主存时主存的实地址码是多少？
- 当 CPU 按虚地址 3 去访问主存时主存的实地址码是多少？

页号	该页在主存中的起始地址	虚拟地址	页号	页内地址
33	42000	1	15	0324
25	38000		2	0128
7	96000			
6	60000	3	48	0516
4	40000			
15	80000			
5	54000			
30	70000			

图 B17.1

六、(9 分) 某机有 8 条微指令 $I_1 \sim I_8$ ，每条微指令所包含的微指令控制信号如表所示， $a \sim j$

分别对应 10 种不同性质的微命令信号，假设一条微指令的控制字段为 8 位，请安排微指令的控制字段格式。

微指令	微指令信号									
	a	b	c	d	e	f	g	h	i	j
I_1	☆	☆	☆	☆	☆					
I_2	☆			☆		☆	☆			
I_3		☆						☆		
I_4			☆							
I_5			☆		☆		☆		☆	
I_6	☆							☆		☆
I_7			☆	☆				☆		
I_8	☆	☆						☆		

七. (10 分) 试推导磁盘存储器读写一块信息所需总时间的公式。

八. (9 分) 如图 B17.2 所示的系统中断机构是采用单级优先中断结构，设备 C 有最高优先权，设备 B 次之，设备 A 又次之。要求 CPU 在执行完当前指令时转而对中断请求进行服务，现假设： T_{DC} 为查询链中每个设备的延迟时间， T_A 、 T_B 、 T_C 分别为设备 A、B、C 的服务程序所需的执行时间， T_S 、 T_R 为保存现场和恢复现场所需时间。试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。




图 B17.2

九. (10 分) 用 512K*16 位的 FLASH 存储器芯片组成一个 2M*32 的半导体只读存储器，试问：

- 1) 数据寄存器多少位? 42
- 2) 地址寄存器多少位? 21
- 3) 共需要多少个这样的器件? 8
- 4) 画出此存储器的组成框图。

十. (9 分) 下表刊出 Pentium 的寻址方式有效地址 E 算法，请在第 2 列中填写寻址方式名称。

序号	寻址方式名称	有效地址 E 算法	说明
(1)			操作数在指令中
(2)			操作数在某个寄存器内，指令给出寄存器号
(3)		$E=D$	Disp 为偏移量
(4)		$E=(B)$	B 为基址寄存器
(5)		$E=(B)+D$	
(6)		$E=(I) \times S+D$	I 为变址寄存器，S 为比例因子 (1, 2, 4, 8)
(7)		$E=(B)+(I)+D$	
(8)		$E=(B)+(I) \times S+D$	
(9)		指令地址 $= (PC)+D$	PC 为程序计数器或当前指令指针寄存器

本科生期末试卷十七答案

一、 选择题

1. C 2. B 3. C 4. D 5. B
6. D 7. A 8. A 9. D 10. A

二、 填空题

1. A. 磁光盘 B. 相变盘 C. 随机写入、擦除或重写
2. A. ②③①⑤④ B. ①③ C. ④⑤
3. A. 物理 B. 逻辑 C. 慢速
4. A. 时刻 B. 总线时钟 C. 总线
5. A. 流水 B. 流水 C. CISC

三. 证明: 由移码定义有 $[x]_H = 2^n + x$ $-2^n > x \geq -2^n$, 同时由补码的定义 $[y]_H = 2^{n+1} + y$

$$\begin{aligned} [x]_H + [y]_H &= 2^n + x + 2^{n+1} + y \\ &= 2^{n+1} + (2^n + (x+y)) \\ \text{即 } [x+y]_H &= [x]_H + [y]_H \pmod{2^{n+1}} \end{aligned}$$

四. 解: (1) 定点原码整数表示时,

$$\begin{aligned} \text{最大正值} &= (2^{31} - 1)_{10} \\ \text{最小负值} &= -(2^{31} - 1)_{10} \\ (2) \text{ 定点原码小数表示时,} \\ \text{最大正值} &= -(1 - 2^{31})_{10} \\ \text{最小负值} &= -(1 - 2^{31})_{10} \end{aligned}$$

五. 解:

- (1) 用虚拟地址为 1 的页号 15 作为快表检索项, 查得页号为 15 的页在主存中的起始地址为 80000, 故将 80000 与虚拟地址中的页内地址码 0324 相加, 求得主存实地址码为 80324。
- (2) 主存实地址码 = 96000 + 0128 = 96128
- (3) 虚拟地址 3 的页号为 48, 当用 48 作检索项在快表中检索时, 没有检索到页号为 48 的页面, 此时操作系统暂停用户作业程序的执行, 转去执行查页表程序。如该页面在主存中, 则将该页号及该页在主存中的起始地址写入主存; 如该页面不存在, 则操作系统要将该页面从外存调入主存, 然后将页号及其在主存中的起始地址写入快表。

六. 解: 为了压缩指令字的长度, 必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中, 进行分组译码。

经分析, (e, f, h) 和 (b, i, j) 可分别组成两个小组或两个字段, 然后进行译码, 可得六个微命令信号, 剩下的 a, c, d, g 四个微命令信号可进行直接控制, 其整个控制字段组成

如下:

直接控制				01e	01b
a	c	d	g	10f	10i
x	x	x	x	11h	11j
4 位				2 位	2 位

七. 解: 设读写一块信息所需总时间为 T_b , 平均找到时间为 T_s , 平均等待时间为 T_L , 读写一块信息的传输时间为 T_m , 则: $T_b = T_s + T_L + T_m$ 。假设磁盘以每秒 r 的转速率旋转, 每条磁道容量为 N 个字, 则数据传输率 $= rN$ 个字/秒。又假设每块的字数为 n , 因而一旦读写头定位在该块始端, 就能在 $T_m \approx (n/rN)$ 秒的时间中传输完毕。 T_L 是磁盘旋转半周的时间, $T_L = (1/2r)$ 秒, 由此可得: $T_b = T_s + 1/2r + n/rN$ 秒

八. 解: 假设主存工作周期为 T_M , 执行一条指令的时间也设为 T_M 。则中断处理过程和各时间段如图 B17.3 所示。当三个设备同时发出中断请求时, 依次处理设备 A、B、C 的时间如下:

$$\begin{aligned} t_A &= 2T_M + 3T_{DC} + T_s + T_A + T_R \\ t_B &= 2T_M + 2T_{DC} + T_s + T_B + T_R \\ t_C &= 2T_M + T_{DC} + T_s + T_C + T_R \end{aligned}$$

$$\text{达到中断饱和的时间为: } T = t_A + t_B + t_C \quad \text{中断极限频率为: } f = 1/T$$




图 B17.3

九.

- 1) 数据寄存器 32 位
- 2) 地址寄存器 23 位

- 3) 共需要 8 片 FLASH
- 4) 存储器的组成原理入图 B17.4




图 B17.4

十.

- 1) 立即
- 2) 寄存器
- 3) 直接
- 4) 基址
- 5) 基址+偏移量
- 6) 比例变址+偏移量
- 7) 基址+变址+偏移量
- 8) 基址+比例变址+偏移量
- 9) 相对

本科生期末试卷十八

一、选择题（每小题 1 分，共 10 分）

- 下列数中最小的数是_____。
A. $(100101)_2$ B. $(50)_8$ C. $(100010)_{BCD}$ D. $(625)_{16}$
- _____表示法主要用于表示浮点数中的阶码。
A. 原码 B. 补码 C. 反码 D. 移码
- $[X]_H=1.X_1X_2X_3X_4$ ，当满足_____时， $X > -1/2$ 成立。
A. $X_1=1$ ， $X_2\sim X_4$ 至少有一个为 1 B. $X_1=1$ ， $X_2\sim X_4$ 任意
C. $X_1=0$ ， $X_2\sim X_4$ 至少有一个为 1 D. $X_1=0$ ， $X_2\sim X_4$ 任意
- 主存储器是计算机系统中的记忆设备，它主要用来_____。
A. 存放数据 B. 存放程序 C. 存放微程序 D. 存放数据和程序
- 以下四种类型指令中，执行时间最长的是_____。
A. RR 型指令 B. RS 型指令 C. SS 型指令 D. 程序控制指令
- 单地址指令为了完成两个数的算术运算，除地址指明的一个操作数外，另一个操作数常采用_____寻址方式。
A. 堆栈 B. 立即 C. 隐含 D. 间接
- 在以下描述的流水 CPU 基本概念中，正确的表述是_____。
A. 流水 CPU 是以空间并行性为原理构造的处理器
B. 流水 CPU 一定是 RISC 机器
C. 流水 CPU 一定是多媒体 CPU
D. 流水 CPU 是以时间并行性为原理构造的处理器
- 在以下描述 PCI 总线的基本概念中，正确的表述是_____。
A. PCI 总线是一个与处理器无关的高速外围总线
B. PCI 总线的基本传输机制是猝发式传送
C. PCI 设备一定是主设备
D. 系统中只允许有一条 PCI 总线
- 下述 I/O 控制方式中，_____主要由程序实现。
A. PPU 方式 B. 中断方式 C. DMA 方式 D. 通道方式
- 串行 I/O 标准接口 IEEE1394 的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传送率可以是_____。
A. 100 兆位/秒 B. 200 兆位/秒 C. 400 兆位/秒 D. 300 兆位/秒

二、填空题（每小题 3 分，共 15 分）

- Cache 是一种 A. _____ 存储器，是为了解决 CPU 和 B. _____ 之间 C. _____ 上不匹配而采用的一项重要硬件技术。
- 当今的 CPU 芯片除了包括定点运算器、操作控制器外，还包括 A. _____、B. _____ 运算器和 C. _____ 管理部件。
- 按照总线仲裁电路的 A. _____ 不同，总线仲裁有 B. _____ 仲裁和 C. _____ 仲裁两种方式。
- DMA 和 CPU 分时使用内存的三种方式是：A. _____，B. _____，C. _____。
- 中断处理需要有中断 A. _____，中断 B. _____ 产生，中断 C. _____ 等硬件支持。

三、（9 分）设机器字长 16 位，定点表示，尾数 15 位，数符 1 位，问：

- 定点原码整数表示时，最大正数是多少？最小负数是多少？
- 定点原码小数表示时，最大正数是多少？最小负数是多少？

四、（9 分）某加法器进位链信号为 C_1, C_2, C_3, C_4 ，最低位来的进位信号为 C_0 。请分别按下述两种方式写出 C_4, C_3, C_2, C_1 的逻辑表达式，（1）串行进位方式 （2）并行进位方式

五、（10 分）某机器中，已知配有一个地址空间为 $(0000-1FFF)_{16}$ 的 ROM 区域，现在用一个 SRAM 芯片（ $8K \times 8$ 位）形成一个 $16K \times 16$ 位的 ROM 区域，起始地址为 $(2000)_{16}$ 。假设 SRAM 芯片有 CS 和 WE 控制端，CPU 地址总线 $A_{15} \sim A_0$ ，数据总线为 $D_{15} \sim D_0$ ，控制信号为 $R/\overline{W}$ （读/写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求：

- 满足已知条件的存储器，画出地址译码方案。
- 画出 ROM 与 RAM 同 CPU 连接图。

六、（9 分）在流水 CPU 中，将一条指令从取指到执行结束的任务分割为一系列子任务，并使各子任务在流水线的各个过程段并发地执行，从而使流水 CPU 具有更强大的数据吞吐能力。请用时空图法证明这个结论的正确性。

七、（9 分）画出 PCI 总线结构框图，并说明“桥”的功能。

八、（10 分）图 B18.1 所示的系统采用多级优先中断结构，它要求 CPU 在执行完当前指令时转而对中断请求进行服务。设备 A 连接于最高优先级，设备 B 次之，设备 C 又次之。IRQ 为中断请求信号，INT 为 CPU 发出的中断响应信号。

现假设： T_{IC} 为硬件中断周期时间； T_A, T_B, T_C 分别为设备 A, B, C 的服务程序执行时间； T_s, T_r 为保存现场和恢复现场所需时间。

请问：这种中断结构在什么情况下达到中断饱和？




图 B18.1

九、(9 分) CD-ROM 光盘的外缘有 5mm 宽的范围因记录数据困难, 一般不使用。故标准的播放时间为 60 分钟。请计算模式 1 和模式 2 情况下, 光盘存储容量是多少?

十、(10 分) 图 B18.2 是分布式仲裁器的逻辑结构图, 试分析其工作原理。




图 B18.2

本科生期末试卷十八答案

一、选择题

1. B 2. D 3. A 4. D 5. C
6. C 7. D 8. A,B 9. B 10. A,B,C

二、填空题

1. A. 高速缓冲 B. 主存 C. 速度
2. A. Cache B. 浮点 C. 存储
3. A. 位置 B. 集中式 C. 分布式
4. A. 停止 CPU 访问内存 B. 周期挪用 C. DMA 和 CPU 交替访问
5. A. 优先级仲裁 B. 向量 C. 控制逻辑 ;

三、解：① 定点原码整数表示

最大正数

0	111	111	111	111	111
---	-----	-----	-----	-----	-----

$$\text{数值} = (2^{15} - 1)_{10} = (+32767)_{10}$$

最小负数

1	111	111	111	111	111
---	-----	-----	-----	-----	-----

$$\text{数值} = -(2^{15} - 1)_{10} = (-32767)_{10}$$

② 定点原码小数表示

$$\text{最大正数值} = (+0.11 \cdots 11)_2 = (1 - 2^{-15})_{10}$$

$$\text{最小负数值} = (-0.11 \cdots 11)_2 = -(1 - 2^{-15})_{10}$$

四、(1) 串行进位方式：

$$\begin{aligned} C_1 &= G_1 + P_1 C_0 & \text{其中: } G_1 &= A_1 B_1, P_1 &= A_1 \oplus B_1 \\ C_2 &= G_2 + P_2 C_1 & G_2 &= A_2 B_2, P_2 &= A_2 \oplus B_2 \\ C_3 &= G_3 + P_3 C_2 & G_3 &= A_3 B_3, P_3 &= A_3 \oplus B_3 \\ C_4 &= G_4 + P_4 C_3 & G_4 &= A_4 B_4, P_4 &= A_4 \oplus B_4 \end{aligned}$$

(2) 并行进位方式：

$$\begin{aligned} C_1 &= G_1 + P_1 C_0 \\ C_2 &= G_2 + P_2 G_1 + P_2 P_1 C_0 \\ C_3 &= G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 C_0 \\ C_4 &= G_4 + P_4 G_3 + P_4 P_3 G_2 + P_4 P_3 P_2 G_1 + P_4 P_3 P_2 P_1 C_0 \end{aligned}$$

其中 $G_1 \sim G_4$, $P_1 \sim P_4$ 表达式与串行进位方式相同。

五、解：存储器地址空间分布如图 B18.2 所示，分三组，每组 $8K \times 16$ 位。

由此可得存储器方案要点如下：

- (1) 组内地址： $A_{12} \sim A_0$ (A_0 为低位)；
(2) 组号译码使用 2 : 4 译码器；

- (3) RAM_1 , RAM_2 各用两片 SRAM 芯片位进行并联连接，其中一片组成高 8 位，另一片组成低 8 位。
(4) 用 $MREQ$ 作为 2 : 4 译码器使能控制端，该信号低电平（有效）时，译码器工作。
(5) CPU 的 $R/\bar{W}$ 信号与 SRAM 的 $\bar{WE}$ 端连接，当 $R/\bar{W} = 1$ 时存储器执行读操作，当 $R/\bar{W} = 0$ 时，存储器执行写操作。如图 B18.3




图 B18.2






图 B18.3


六、解：假设指令周期包含四个子过程：取指令 (IF)、指令译码 (ID)、进行运算 (EX)、结果写回 (WB)，每个子过程称为过程段 (S_i)，这样，一个流水线由一系列串连的过程段组成。如图(a)所示。在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。



(a)流水过程段



(b)非流水 CPU 时空图



(c)流水 CPU 时空图

图 B18.4

图 B18.4 (B) 表示非流水 CPU 的时空图。由于上一条指令的四个子过程全部执行完毕后才能开始下一条指令，因此每隔 4 个单位时间才有一个输出结果，即一条指令执行结束。

图 B18.4 (C) 表示流水 CPU 的时空图。由于上一条指令与下一条指令的四个过程在时间上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执行一条指令。

比较后发现：流水 CPU 在八个单位时间中执行了 5 条指令，而非流水 CPU 仅执行了 2 条指令，因此流水 CPU 具有更强大的数据吞吐能力。

七、解：PCI 总线结构框图如图 B18.5 所示：




图 B18.5

PCI 总线有三种桥，即 HOST/PCI 桥（简称 HOST 桥），PCI/PCI 桥，PCI/LAGACY

桥。

在 PCI 总线体系结构中，桥起着重要作用：

- (1) 它连接两条总线，使总线间相互通信。
- (2) 桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址空间。
- (3) 利用桥可以实现总线间的猝发式传送。

八、解：假设主存工作周期为 T_M ，执行一条指令的时间也设为 T_M 。则中断过程和各

时间段如图 B18.6 所示。当三个设备同时发出中断请求时，依次处理 A、B、C 的时间如下：

$$t_A = 2T_M + T_{DC} + T_S + T_A + T_R$$

$$t_B = 2T_M + T_{DC} + T_S + T_B + T_R$$

$$t_C = 2T_M + T_{DC} + T_S + T_C + T_R$$

达到中断饱和的时间为： $T = t_A + t_B + t_C$ 中断极限频率为： $f = 1/T$




图 B18.6

九、解：扇区总数 = $60 \times 60 \times 75 = 270000$ (扇区)

模式 1 存放计算机程序和数据，其存储容量为

$$270000 \times 2048 / 1024 / 1024 = 527\text{MB}$$

模式 2 存放声音、图象等多媒体数据，其存储容量为

$$270000 \times 2336 / 1024 / 1024 = 601\text{MB}$$

十、解：

- 1) 所有参与本次竞争的各主设备将其竞争号 CN 取反后打到 AB 线上，以“或”逻辑。AB 线上低电平表示至少有一个主设备的 CN 为 1，AB 线上的高电平表示所有

主设备的 CN_i 为 0;

- 2) 竞争时 CN 与 AB 逐位比较, 从最高位 (b_7) 到最低位 (b_0) 以一维菊花链方式进行。只有上一位竞争得胜者 W_{i+1} 为 1, 且 $CN_i=1$, 或者 $CN_i=0$ 并 AB_i 为高电平时, 才使 W_i 位为 1。但 $W_i=0$ 时, 将一直向下传递, 使其竞争号后面的低位不能送上 AB 线。
- 3) 竞争不过的设备自动撤除其竞争号。在竞争期间, 由于 W 位输入的作用, 各设备在其内部的 CN 线上保留其竞争号并不破坏 AB 线上的信息。
- 4) 由于参加竞争的各个设备速度不一致, 这个比较过程反复 (自动) 进行, 才有最后稳定的结果。竞争期的时间要足够, 保证最慢的设备也能参与竞争。

本科生期末试卷十九

一、 选择题 (每小题 1 分, 共 10 分)

- 从器件角度看, 计算机经历了四代变化。但从系统结构看, 至今绝大多数计算机仍属于_____型计算机。
A. 并行 B. 冯诺依曼 C. 智能 D. 实时处理
- 下列数中最大的数是_____。
A. $(10011001)_2$ B. $(227)_8$ C. $(98)_{16}$ D. $(152)_{10}$
- 有关运算器的描述, _____是正确的。
A. 只做加法 B. 只做算术运算
C. 既做算术运算又做逻辑运算 D. 只做逻辑运算
- EPROM 是指_____。
A. 读写存储器 B. 只读存储器 C. 闪存存储器 D. 光擦除可编程只读存储器
- 常用的虚拟存储系统由_____两级存储器组成, 其中辅存是大容量的磁表面存储器。
A. cache—主存 B. 主存—辅存 C. cache—辅存 D. 通用寄存器—主存
- 二地址指令中, 操作数的物理位置可以安排在_____。
A. 栈顶和次栈顶 B. 两个主存单元
C. 一个主存单元和一个通用寄存器 D. 两个通用寄存器
- 当代 CPU 包括_____。
A. 控制器 B. 控制器、运算器、cache C. 运算器和主存 D. 控制器、ALU 和主存
- 流水 CPU 是由一系列叫做“段”的处理线路所组成。和具备 m 个并行部件的 CPU 相比, 一个 m 段流水 CPU_____。
A. 具备同等水平的吞吐能力 B. 不具备同等水平的吞吐能力
C. 吞吐能力小于前者的吞吐能力 D. 吞吐能力大于前者的吞吐能力
- 在集中式总线仲裁中, _____方式响应时间最快, _____方式对电路故障最敏感。
A. 菊花链 B. 独立请求 C. 计数器定时查询
- CRT 的分辨率为 1024×1024 像素, 像素的颜色数为 256 色, 则刷新存储器的容量是_____。
A. 256KB B. 2MB C. 512KB D. 1MB

二、 填空题 (每小题 3 分, 共 15 分)

- 字符信息是 A_____数据, 它处理 B_____领域的问题。国际上采用的字符系统是七单元的 C_____码。
- 闪存存储器能提供高性能、低功耗、字可靠性以及 A_____能力, 为现有的 B_____体系结构带来巨大变化, 因此作为 C_____用于便携式电脑中。
- 指令格式中, 操作码字段表征指令的 A_____, 地址码字段指示 B_____。微型机中多采用 C_____混合方式的指令格式。
- 并行处理技术已经成为计算机技术发展的主流。从原理上概括, 主要有三种形式: A_____并行, B_____并行, C_____并行。
- 总线有 A_____特性、B_____特性、C_____特性、D_____特性, 因此必须标准化。

三、(10 分) 有两个浮点数 $x=2^{(+01)}_2 \times (-0.111)_2$ $y=2^{(+01)}_2 \times (+0.101)_2$


设阶码 2 位, 阶符 1 位, 数符 1 位, 尾数 3 位, 用补码运算规则计算 $x-y$ 的值。

四、(9 分) CPU 执行一段程序时, cache 完成存取次数为 5000 次, 主存完成存取的

次数为 200 次。已知 cache 存取周期为 40ns, 主存存取周期为 160ns。求:

- Cache 命中率 H,
- Cache/主存系统的访问效率 e,
- 平均访问时间 T_a 。

五、(9 分) 某微机指令格式如下所示:



格式中 D 为位移量, X 为寻址方式特征值:

X=00, 直接寻址;

X=01, 用变址寄存器 R_1 进行变址

X=10, 用变址寄存器 R_2 进行变址

X=11, 相对寻址

设 $(PC)=1234H$, $(R_1)=0037H$, $(R_2)=1122H$, (H 代表十六进制数), 请确定如下指令的有效地址:

- (1) 4420H (2) 2244H (3) 1322H (4) 3521H (5) 6723H

六、(10 分) 某计算机的数据通路如图 B19.1 所示, 其中 M—主存, MBR—主存数据

寄存器, MAR—主存地址寄存器, R_0-R_3 —通用寄存器, IR—指令寄存器, PC—程序计数器 (具有自增能力), C、D—暂存器, ALU—算术逻辑单元 (此处做加法器看待), 移位器—左移、右移、直通传送。所有双向箭头表示信息可以双向传送。

请按数据通路图画出“ADD (R_1), (R_2) +”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器 R_1 中, 目的操作数寻址方式为自增型寄存器间接寻址 (先取地址后加 1)。




图 B19.1

七、(9 分) 某机器的中断系统采用一级链路排队, 优先级别由设备距 CPU 的物理位置

决定（近高远低），如图 B19.2 所示。DVC0 是扫描仪，DVC1 是打印机。如在某一时刻，扫描仪和打印机均产生一个事件，试问 IRQ 线上的请求是由谁发出的？为什么？这个结论总是成立吗？




图 B19.2

八、（9 分）刷新存储器的重要性能指标是它的带宽。实际工作时，显示适配器的几个功能部件要采用刷新存储器的带宽。假定总带宽 60% 用于刷新屏幕，保留 40% 带宽用于其他非刷新功能。若显示工作方式采用分辨率为 1024×1024 ，颜色深度为 3B，刷新速率为 72Hz，计算刷新存储器总带宽是多少？

九、（10 分）设计一个启停控制电路，要求在一个 CPU 周期中产生 T_1 — T_4 四个时钟周期信号。（提示，机器一启动就会自动产生原始的节拍脉冲信号 T_1^* — T_4^* ，但是只有在启动机器运行的情况下，才允许时序发生器发出 CPU 工作所需的节拍脉冲 T_1 — T_4 。）

十、（9 分）在流水处理中，把输入的任务分割为一系列子任务，并使各子任务在流水线的各个过程段并发地执行，从而使流水处理具有更强大的数据吞吐能力。请用定量分析法证明这个结论的正确性。

决定（近高远低），如图 B19.2 所示。DVC0 是扫描仪，DVC1 是打印机。如在某一时刻，扫描仪和打印机均产生一个事件，试问 IRQ 线上的请求是由谁发出的？为什么？这个结论总是成立吗？




图 B19.2

八、（9 分）刷新存储器的重要性能指标是它的带宽。实际工作时，显示适配器的几个功能部件要采用刷新存储器的带宽。假定总带宽 60%用于刷新屏幕，保留 40%带宽用于其他非刷新功能。若显示工作方式采用分辨率为 1024×1024 ，颜色深度为 3B，刷新速率为 72Hz，计算刷新存储器总带宽是多少？

九、（10 分）设计一个启停控制电路，要求在一个 CPU 周期中产生 T_1 — T_4 四个时钟周期信号。（提示，机器一启动就会自动产生原始的节拍脉冲信号 T_1^* — T_4^* ，但是只有在启动机器运行的情况下，才允许时序发生器发出 CPU 工作所需的节拍脉冲 T_1 — T_4 。）

十、（9 分）在流水处理中，把输入的任务分割为一系列子任务，并使各子任务在流水线的各个过程段并发地执行，从而使流水处理具有更强大的数据吞吐能力。请用定量分析法证明这个结论的正确性。

本科生期末试卷二十

一、选择题（每小题 1 分，共 10 分）

- 下列数中最小的数是_____。
A. $(100101)_2$ B. $(50)_8$ C. $(100010)_{BCD}$ D. $(625)_{16}$
- 从下面浮点运算器的描述中选出两个描述正确的句子_____。
A. 浮点运算器可用两个松散连接的定点运算部件——阶码部件和尾数部件。
B. 阶码部件可实现加、减、乘、除四种运算。
C. 阶码部件只进行阶码相加、相减和比较操作。
D. 尾数部件只进行乘法和除法运算。
- 一个 8 位的二进制整数，采用补码表示，且由 3 个“1”和 5 个“0”组成，则最小值为_____。
A. -127 B. -32 C. -125 D. -3
- 计算机经历了从器件角度划分的四代发展历程，但从系统结构上来看，至今绝大多数计算机仍属于_____型计算机。
A. 实时处理 B. 智能化 C. 并行 D. 冯·诺依曼
- 在多级存储体系中，“cache—主存”结构的作用是解决_____的问题。
A. 主存容量不足 B. 主存与辅存速度不匹配
C. 辅存与 CPU 速度不匹配 D. 主存与 CPU 速度不匹配
- 采用虚拟存取器的主要目的是_____。
A. 提高主存贮器的存取速度
B. 扩大主存贮器的存贮空间，并能进行自动管理和调度
C. 提高外存贮器的存取速度
D. 扩大外存贮器的存贮空间
- 以下四种类型指令中，执行时间最长的是_____。
A. RR 型指令 B. RS 型指令 C. SS 型指令 D. 程序控制指令
- 在以下描述 PCI 总线的基本概念中，不正确的是_____。
A. PCI 总线是一个与处理器无关的高速外围总线
B. PCI 总线的基本传输机制是猝发式传送
C. PCI 设备一定是主设备
D. 系统中只允许有一条 PCI 总线
- CRT 的分辨率为 1024×1024 像素，像素的颜色数为 256，则刷新存储器的容量为_____。
A. 512KB B. 1MB C. 256KB D. 2MB
- 发生中断请求的条件是_____。
A. 一条指令执行结束 B. 一次 I/O 操作结束
C. 机器内部发生故障 D. 一次 DMA 操作结束

二、填空题（每小题 3 分，共 15 分）

- 在计算机术语中，将运算器、控制器、cache 合在一起，称为 A_____，而将 B_____和存储器合在一起，成为 C_____。
- 半导体 SRAM 靠 A_____存贮信息，半导体 DRAM 则是靠 B_____存贮信息。
- CPU A_____取出一条指令并执行这条指令的时间和称为 B_____。由于各种指令的

操作功能不同，各种指令的指令周期是 C_____。

4、总线是构成计算机系统的 A_____，是多个 B_____部件之间进行数据传送的 C_____通道。

5、DMA 控制器按其 A_____结构，分为 B_____型和 C_____型两种。

三、（9 分）将十进制数 20.59375 转换成 32 位浮点数的二进制格式来存储。

四、（10 分）已知某 16 位机的主存采用半导体存储器，地址码为 18 位，若使用 $8K \times 8$

位 SRAM 芯片组成该机所允许的最大主存空间，并选用模块板结构形式。问：

(1) 若每个模块为 $32K \times 16$ 位，共需几个模块板？

(2) 每个模块内共有多少片 RAM 芯片？

(3) 主存共需多少 RAM 芯片？CPU 如何选择模块板？

五、（9 分）某 16 机器所使用的指令格式和寻址方式如下所示，该机有 20

位基址寄存器，16 个 16 位通用寄存器。指令汇编格式中的 S（源），D（目标）都是通用寄存器，M 是主存中的一个单元。三种指令的操作码分别是 MOV（OP）= $(A)_H$ ，STA（OP）= $(1B)_H$ ，LDA（OP）= $(3C)_H$ 。MOV 是传送指令，STA 为写数指令，LDA 为读数指令如图 B20.1




图 20.1

要求：(1) 分析三种指令的指令格式与寻址方式特点。

(2) CPU 完成哪一种操作所花的时间最短？哪一种操作所花时间最长？第二种指令的执行时间有时会等于第三种指令的执行时间吗？

(3) 下列情况下每个十六进制指令字分别代表什么操作？其中如果有编码不正确，如何改正才能成为合法指令？
① $(F0F1)_H$ ② $(3CD2)_H$ ③ $(6FD6)_H$ ④ $(1C2)_H$

六、（9 分）在流水处理中，把输入的任务分割为一系列子任务，并使各子任务在流水线

的各个过程段并发执行，从而使流水处理具有更强大的数据吞吐能力。请用定量分析法证明这个结论的正确性。

七、（9 分）画出 PCI 总线结构框图，说明 HOST 总线、PCI 总线、LAGACY 总线的功

能。

八、(9分) 某机用于生产过程中的温度数据采集, 每个采集器含有 8 位数据缓冲寄存器一个, 比较器一个, 能与给定范围比较, 可发出“温度过低”或“温度过高”信号, 如图 B20.2 所示。主机采用外设单独编址方式, 四个采集器公用一个设备码, 共一个接口, 允许采用两种方式访问:

- (1) 定期巡回检测方式, 主机可编程指定访问该设备码中的某一采集器。
 - (2) 中断方式, 当采集数据比给定范围过低或过高时能提出随机中断请求, 主机应能判别是哪一个采集器请求, 是温度过低或过高。
- 请拟定该接口中有哪些主要部件(不要求画出完整的连线), 并概略说明在两种方式下的工作原理。





图 B20.2

九、(10分) 设浮点数 $x = x_m \times 2^x$, $y = y_m \times 2^y$

- 1) 请写出四则运算的基本公式
- 2) 画出浮点运算器的逻辑结构图。

十、(10分) 某机运算器框图如图 B20.3 所示, 其中 ALU 由通用函数发生器组成, M_1 — M_3 为多路开关, 采用微程序控制, 若用微指令对该运算器要求的所有控制信号进行微指令编码的格式设计, 列出各控制字段的编码表。



本科生期末试卷十九答案

一、选择题

1. B 2. A 3. C 4. D 5. B
6. B, C, D 7. B 8. A 9. A, B 10. D

二、填空题

1. A. 符号 B. 非数值 C. ASCII 码
2. A. 瞬时启动 B. 存储器 C. 固态硬盘
3. A. 操作特性与功能 C. 操作数的位置 C. 二地址、单地址、零地址
4. A. 时间 B. 空间 C. 时间+空间
5. A. 物理 B. 功能 C. 电气 D. 时间

三、解:

- 1) 设 S_x 为 x 的尾数, S_y 为 y 的尾数, 则

$$S_x = (-0.111)_2 \quad [S_x]_H = 1.001$$

$$S_y = (+0.101)_2 \quad [S_y]_H = 0.101$$

又设 E_x 为 x 的阶码, E_y 为 y 的阶码, 则

$$E_x = (+01)_2, \quad [E_x]_H = 001$$

$$E_y = (+10)_2, \quad [E_y]_H = 010$$

2) 对阶: $E_x - E_y = (01)_2 - (10)_2 = (-01)_2$, 阶码不相等, 故小阶的尾数 S_x 右移一位, $S_x = (-0.0111)_2$, E_x 阶码加 1, 则 $E_x = (10)_2 = E_y$, S_x 经舍入后得 $S_x = (-0.100)_2$, 对阶完毕。

x 的补码浮点格式: 010, 1100

y 的补码浮点格式: 010, 0101

- 3) 尾数相减

$$\begin{array}{r} [S_y]_H = 11.100 \quad [-S_y]_H = 11.011 \\ [S_x]_H = 11.100 \\ + \quad [S_y]_H = 11.011 \\ \hline [S_x - S_y]_H = 10.111 \end{array}$$

- 4) 规格化与舍入

尾数右移 1 位, 最低有效位舍掉, 阶码加 1 (右规) 则

$$[S_x - S_y]_H = 11.011$$

$$[E_x]_H = [E_y]_H = 011$$

规格化结果: 011, 1011

四、解: ① 命中率 $H = N_c / (N_c + N_m) = 5000 / (5000 + 2000) = 5000 / 7000 = 0.714$

② 主存慢于 cache 的倍率 $R = T_m / T_c = 160\text{ns} / 40\text{ns} = 4$

访问效率:

$$e = 1 / [r + (1 - r)H] = 1 / [4 + (1 - 4) \times 0.714] = 0.893$$

③ 平均访问时间 $T_a = T_c / e = 40 / 0.893 = 44.8\text{ns}$

五、解

- 1) $X=00$, $D=20\text{H}$, 有效地址 $E=20\text{H}$
2) $X=10$, $D=44\text{H}$, 有效地址 $E=1122\text{H}+44\text{H}=1166\text{H}$
3) $X=11$, $D=22\text{H}$, 有效地址 $E=1234\text{H}+22\text{H}=1256\text{H}$
4) $X=01$, $D=21\text{H}$, 有效地址 $E=0037\text{H}+21\text{H}=0058\text{H}$
5) $X=11$, $D=23\text{H}$, 有效地址 $E=1234\text{H}+23\text{H}=1257\text{H}$

六、解: “ADD (R1), (R2)+” 指令是 SS 型指令, 两个操作数均在主存中。其中源操作

数地址在 R1 中, 所以是 R1 间接寻址。目的操作数地址在 R2 中, 由 R2 间接寻址, 但 R2 的内容在取出操作数以后要加 1 进行修改。指令周期流程图如下:




图 B19.3

七、解: 当扫描仪和打印机同时产生一个事件时, IRQ 上的请求是扫描仪发出的。因为

这种链路中排队的设备只有当其 IEI 为高时才能发出中断请求, 且该设备有中断请求时, 其 IEI 为低, 因此其后面的设备就不可能发出中断请求信号。因此, 当扫描仪和打印机同时产生一个事件时, 只有扫描仪才能发出中断请求。

但如果扫描仪接口中的屏蔽触发被置位 (禁止中断), 则 IRQ 上的请求信号将

是打印机发出的。

八、刷新存储器容量=分辨率×每个像素点颜色深度

$$=1024 \times 1024 \times 3B = 3MB$$

刷新存储器带宽=刷新存储器容量×刷新速率

$$=3MB \times 72/S = 216MB/S$$

刷新存储器的总带宽应为 $216MB/S \times 100/60 = 360MB/S$

九、详细的电路图见下面图 B19.4




图 B19.4

图 B19.4

十、解：设 P_i 是有总延迟时间 t_i 的非流水线处理器，故其最大吞吐量（数据带宽）为 $1/t_i$ 。

又设 P_m 是相当于 P_i 的 m 段流水线处理器。其中每一段处理线路具有同样的延迟时间 t_c ，和缓冲寄存器延迟时间 t_r ，这样 P_m 的每段总延迟时间为 $t_c + t_r$ ，故 P_m 的带宽为

$$W_m = 1 / (t_c + t_r)。$$

如果 P_m 是将 P_i 划分成延迟相同的若干段形成的，则 $t_i \approx m t_i$ ，因此 P_i 的带宽为

$$W_i = 1 / (m t_c)。$$

由此可得出结论：条件 $m t_c > (t_c + t_r)$ 满足，则 P_m 比 P_i 有更强的吞吐能力。

本科生期末试卷二十答案

一、选择题

1. B 2. AC 3. C 4. D 5. D
6. B 7. C 8. CD 9. B 10. BCD

二、填空题

1. A. CPU B. CPU C. 主机
2. A. 触发器 B. 栅极电容
3. A. 存储器 B. 指令周期 C. 不相同的
4. A. 互连机构 B. 系统功能 C. 公共
5. A. 组成结构 B. 选择 C. 多路

三、解：先将十进制数转换为二进制数：

$$(20.59375)_{10} = (10100.10011)_2$$

然后移动小数点，使其在 1, 2 位之间

$$10100.10011 = 1.0010011 \times 2^4, e=4$$

于是得到 S=0, E=4+127=131 M=01001011

最后得到 32 位浮点数的二进制格式为：

$$0100\ 0001\ 01010\ 0100\ 1100\ 0000\ 0000\ 0000 = (41A4C000)_{16}$$

四、解：(1) 由于主存地址码给定 18 位，所以最大空间为 $2^{18}=256K$ ，主存的最大容量为

256K。现在每个模块板的存储容量为 32KB，所以主存共需 $256KB/32KB=8$ 块板。

(2) 每个模块板的存储容量为 32KB，现用 $4K \times 4$ 位的 SRAM 芯片。每块板采用位并联与地址串联相结合的方式：即用 2 片 SRAM 芯片拼成 $4K \times 8$ 位（共 8 组），用地址码的低 12 位 ($A_0 \sim A_{11}$) 直接接到芯片地址输入端，然后用地址码的高 3 位 ($A_{14} \sim A_{12}$) 通过 3: 8 译码器输出分别接到 8 组芯片的片选端。共 $8 \times 2=16$ 个 SRAM

(3) 根据前面所得，共有 8 个模板，每个模板上有 16 片芯片，故主存共需 $8 \times 16=128$ 片芯片 (SRAM)。

CPU 选择各模板板的方法是：各模板板均用地址码 $A_0 \sim A_{14}$ 译码，而各模块的选择用地址码最高三位 A_{17}, A_{16}, A_{15} 通过 3: 8 译码器输出进行选择。

五、解：(1) 第一种指令是单字长二地址指令，RR 型；第二种指令是双字长二地址指令，

RS 型，其中 S 采用基址寻址或变址寻址，R 由源寄存器决定；第三种也是双字长二地址指令，RS 型，R 由目标寄存器决定，S 由 20 位地址（直接寻址）决定。

(2) 处理机完成第一种指令所花的时间最短，因为 RR 型指令，不需要访问存储器。第二种指令所花的时间最长，因为 RS 型指令，需要访问存储器。同时要寻址方式的变换运算（基址或变址），这也需要时间。第二指令的执行时间不会等于第三种指令，因为第三种指令虽然也访问存储器，但节省了求有效地址运算的时间开销。

(3) 根据已知条件：MOV (OP)=00010101, STA (OP)=011011, LDA (OP)=111100，将指令的十六进制格式转换为二进制代码且比较后可知：

① (F0F1)_H (3CD2)_H 指令代表 LDA 指令，编码正确，其含义是把主存 (13CD2)_H 地址单元的内容取至 15 号寄存器。

