

一、填空（每空2分，共计30分）

1. 三总线包括地址总线、____总线、____总线。
2. 从存储器系统的角度来看，增加一级高速缓存的目的是为了_____。
3. 地址映象方法有多种，其中的_____硬件开销最小，的冲突概率最小。
4. 某个32位计算机，若采用74LS181和74LS182芯片构成16位并行进位运算器，
用_____个74182和_____个74181级连组成。
5. 已知 $X = -01101101$ ，则 $[X]_{\text{补}} = \underline{\hspace{2cm}}$ ， $[X]_{\text{原}} = \underline{\hspace{2cm}}$ 。
6. 一个C语言程序在一台32位机器上运行。程序中定义了三个变量xyz，其中x和z是int型，y为short型。当 $x = -125$ ， $y = 9$ 时，执行赋值语句 $z = x + y$ 后，x的值为十六进制_____，y的值为十六进制_____，z的值为十六进制_____。
7. 存储器层次结构设计技术的基本依据是_____。
8. 下面有关系统主存的叙述中，错误的是_____。
A. RAM是可读可写存储器，ROM是只读存储器
B. ROM和RAM的访问方式相同，都采用随机访问方式进行读写
C. 系统的主存由RAM和ROM组成
D. 系统的主存都是用DRAM芯片实现的

某SRAM芯片，其容量为 512×4 位，其地址和数据引脚的数目分别为 A。

二、简答题（每小题 5 分，共 25 分）

1. 简述冯·诺依曼结构计算机的特点。

2. 解释一下计算机系统采用层次化结构

3. CPI 的含义是什么？执行时间（响应时间）与 CPI 是什么关系？

4. 某计算机字长 16 位，存储容量是 64KB，按字节编址，则它的寻址范围是多少？

8. 真值和机器数的关系是什么?

三、(15分)有一个“Cache-主存”存储层次。主存共分8个块(0-7), Cache为4个块(0-3), 采用组相联映象, 组内块数为2块, 替换算法为近期最少使用法(LRU)。

- (1) 画出主存、Cache 存储器地址的各字段对应关系;
- (2) 画出主存、Cache 存储器空间块的映象对应关系之示意图;
- (3) 对于如下主存块地址流: 1、2、4、1、3、7、0、1、2、5、4、6、4、7、2, 如主存中内容一开始未装入 Cache 中, 请列出随时间的 Cache 中各块的使用状况;
- (4) 对于(3), 指出块失效又发生块争用的时刻;
- (5) 对于(3), 求出此期间 Cache 之命中率。

四、(15分)用浮点数计算的五个步骤对下列数据进行二进制运算, 假定可存储1位符号位, 5位阶码, 10位尾数, 2位保护位, 基数为2。

计算: $56 + 55$

五、(15分) 某机字长8位, CPU可输出8条数据线(D7~0), 16条地址线(A15~0), 2条控制线(读写信号线WE*, 存储器存取信号线MERQ*), 拟采用2K×4(位)的静态存储器芯片, 构成总容量为8K×8(位)主存储器。

- (1) 共需要多少片RAM芯片?
- (2) 连接好CPU与主存储器之间的线路(拟用138译码器, 可采用分译码方式)。
- (3) 主存储器的地址范围是什么?
- (4) 若要求其地址范围为0800H~8FFFH(无地址重叠区)则138译码器应如何连接