

北京邮电大学 2010—2011 学年第 1 学期

《计算机组成原理》期末考试试题 (A)

考试 注意 事项	一、学生参加考试须带学生证或学院证明, 未带者不准进入考场。学生必须按照监考教师指定座位就坐。								
	二、书本、参考资料、书包等物品一律放到考场指定位置。								
	三、学生不得另行携带、使用稿纸, 要遵守《北京邮电大学考场规则》, 有考场违纪或作弊行为者, 按相应规定严肃处理。								
	四、学生必须将答题内容做在试题答卷上, 做在草稿纸上一律无效。								
	五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。								
考试 课程	计算机组成原理			考试时间 2 小时		2011 年 1 月 13 日			
题号	一	二	三	四	五	六	七	八	总分
满分	24	20	24	32					
得分									
阅卷 教师									

一. 填空题 (24 分, 每空 1 分)

1. 硬布线逻辑控制器中, 时序信号采用三级体制, 分别是: _____, _____ 和 _____。
2. 结果规格化, 如 01.1101 规格化后为 _____。10.0001 规格化后为 _____。11.1001 规格化后为 _____。
3. 把十进制数 -27/64 表示为 IEEE754 标准的 32 位浮点规格化数为 _____。若浮点数 x 的 754 标准存储格式为 (41360000)16, 则其浮点数的十进制数值为 _____。
4. 已知 $X = -0.01111$, $Y = +0.11001$, 求 $[-X]_{补} =$ _____, $[-Y]_{补} =$ _____, $X+Y =$ _____, $X-Y =$ _____, 请指出 $X-Y$ 运算是否溢出: _____。
5. 主存与 cache 的地址映射方式有三种, 其中 _____ 方式的缺点是每个主存

块只有一个固定的行位置存放;而_____方式的缺点是比较器难于设计实现;_____方式则是前两种方式的折衷方案。

6. 广泛使用的_____和_____都是半导体随机读写存储器,而_____存储器同时具有 RAM 和 ROM 的特点。

7. 总线定时是总线系统的核心问题之一。为了同步主方、从方的操作,必须制订定时协议,通常采用_____定时和_____定时两种方式。

8. 三种集中式总线仲裁方式分别是:_____,_____和_____。

二. 选择题 (20 分, 每空 1 分)

1. 计算机系统上的存储器系统是指_____。

- A RAM 存储器 B ROM 存储器
C 主存储器 D cache、主存储器和外存储器

2. 某机字长 32 位, 其中 1 位符号位, 31 位表示尾数。若用定点小数表示, 则最大正小数为_____。

- A $+(1-2^{-32})$ B $+(1-2^{-31})$ C 2^{-32} D 2^{-31}

3. 变址寻址方式中, 操作数的有效地址等于_____。

- A 基值寄存器内容加上形式地址 (位移量)
B 堆栈指示器内容加上形式地址 (位移量)
C 变址寄存器内容加上形式地址 (位移量)
D 程序计数器内容加上形式地址 (位移量)

4. 运算器虽有许多部件组成, 但核心部件是_____。

- A. 数据总线 B. 算术逻辑运算单元 C. 多路开关 D. 累加寄存器

5. 某计算机字长 32 位, 其存储容量为 4MB, 若按字编址, 它的寻址范围是_____。

- A. 1M B. 4MB C. 4M D. 1MB

6. 单地址指令中为了完成两个数的算术运算, 除地址码指明的一个操作数以外, 另一个数常需采用_____。

- A. 堆栈寻址方式 B. 立即寻址方式 C. 隐含寻址方式 D. 间接寻址方式

7. 某计算机字长为 32 位, 其存储容量为 $16M \times 32$ 位, 它的地址线和数据线的总和是_____。

- A. 16 B. 32 C. 64 D. 56

8. 计算机硬件能直接执行的只有_____。

- A. 符号语言 B. 机器语言 C. 汇编语言 D. 机器语言和汇编语言

9. 假定下列字符码中有奇偶校验位, 但没有数据错误, 采用偶校验的字符码是_____。

- A. 11001011 B. 11010110 C. 11000001 D. 1100100

10. 运算器的主要功能是进行_____。

- A. 逻辑运算 B. 算术运算 C. 逻辑运算与算术运算 D. 初等函数的运算

11. 主存储器和 CPU 之间增加 cache 的目的是_____。

- A. 解决 CPU 和主存之间的速度匹配问题 B. 扩大主存贮器的容量
C. 扩大 CPU 中通用寄存器的数量 D. 扩大外存的容量

12. 用于对某个寄存器中操作数的寻址方式称为_____寻址。

- A. 直接 B. 间接 C. 寄存器直接 D. 寄存器间接

13. 某一 RAM 芯片, 其容量为 512×8 位, 包括电源和接地端, 该芯片引出线的最小数目应是_____。

- A 23 B 25 C 50 D 19

14. 双端口存储器在_____情况下会发生读 / 写冲突。

- A 左端口与右端口的地址码不同
B 左端口与右端口的地址码相同
C 左端口与右端口的数据码相同
D 左端口与右端口的数据码不同

15. 程序控制类指令的功能是_____。

- A 进行算术运算和逻辑运算
B 进行主存与 CPU 之间的数据传送
C 进行 CPU 和 I/O 设备之间的数据传送
D 改变程序执行顺序

16. 在定点二进制运算器中, 减法运算一般通过_____来实现。

- A 原码运算的二进制减法器
B 补码运算的二进制减法器
C 原码运算的十进制加法器
D 补码运算的二进制加法器

17. 微程序控制器中, 机器指令与微指令的关系是_____。

- A 每一条机器指令由一条微指令来执行 ;
B 每一条机器指令由一段用微指令编成的微程序来解释执行 ;
C 一段机器指令组成的程序可由一条微指令来执行 ;
D 一条微指令由若干条机器指令组成 ;

18. 请在以下叙述中选处两个正确描述的句子是_____。

- ① 同一个 CPU 周期中, 可以并行执行的微操作叫相容微操作。
② 同一个 CPU 周期中, 不可以并行执行的微操作叫相容微操作
③ 同一个 CPU 周期中, 可以并行执行的微操作叫相斥微操作
④ 同一个 CPU 周期中, 不可以并行执行的微操作叫相斥微操作

- A. ① ③ B. ② ④ C. ② ③ D. ① ④

19. 描述 PCI 总线中基本概念不正确的句子是_____。

- A. HOST 总线不仅连接主存, 还可以连接多个 CPU。
B. PCI 总线体系中有三种桥, 它们都是 PCI 设备。

- C. 以桥连接实现的 PCI 总线结构不允许多条总线并行工作。
D. 桥的作用可使所有的存取都按 CPU 的需要出现在总线上。
20. 描述水平微指令与垂直微指令的优缺点不正确的句子是_____。
- A. 水平型微指令并行操作能力强、效率高、灵活性强, 垂直型微指令则较差。
B. 水平型微指令执行一条指令的时间短, 垂直型微指令执行时间长。
C. 由垂直型微指令解释指令的微程序, 具有微指令字比较长, 但微程序短的特点, 而水平型微指令正好相反。
D. 水平型微指令用户难以掌握, 而垂直型微指令与指令比较相似, 相对来说比较容易掌握

三. 简述题 (24 分)

1. 什么是 RISC? RISC 指令系统的特点是什么?
2. 总线数据传递的有哪些模式? 简述各模式的含义?
3. 什么是指令周期? 什么是机器周期? 什么是时钟周期? 三者有什么关系?

4. 举出 CPU 中 6 个主要寄存器的名称及功能。

四. 综合题 (共 32 分)

1. 总线在一个总线周期内并行传送 2 个字节的数据, 设一个总线周期等于一个总线时钟, 总线时钟频率为 33MHz, 求总线带宽是多少?
2. 设存储器容量为 128M 字, 字长 64 位, 模块数 $M=8$, 分别用顺序方式和交叉方式进行组织。存储周期 $T=200\text{ns}$, 数据总线宽度为 64 位, 总线传送周期 $\tau=50\text{ns}$ 。问顺序存储器和交叉存储器带宽各是多少?
3. 指令格式如下所示, OP 为操作码字段, 试分析指令格式特点。

31	26	22	18 17	16 15	0
OP		源寄存器	变址寄存器		偏移量

4. 图 A3.1 表示硬布线控制器中 5 条指令的指令周期流程图, M_1 、 M_2 、 M_3 表示节拍电位周期, 每个节拍电位周期包含 $T_1 \sim T_4$ 四个时钟周期。每一框中内容表示寄存器、主存之间的数据通路, RD、WE 表示读/写存储器的微操作命令, LD 表示打入某寄存器命令。请写出 RD、LDAR、LDIR、LDDR、LDAC 各微操作命令逻辑表达式。




图 A3.1

5. 某磁盘存储器转速为 3000 转 / 分, 共有 4 个记录面, 每毫米 5 道, 每道记录信息为 12288 字节, 最小磁道直径为 230mm, 共有 275 道。问:

- (1) 磁盘存储器的容量是多少?
- (2) 最高位密度与最低位密度是多少?
- (3) 磁盘数据传输率是多少?

6. 设有若干片 $128K \times 8$ 位的 SRAM 芯片, 问:

- (1) 如何构成 $1024K \times 16$ 位的存储器?
- (2) 需要多少片 RAM 芯片?
- (3) 该存储器需要多少 16 位字地址位?
- (4) 画出该存储器与 CPU 连接的结构图, 设 CPU 的接口信号有地址信号、数据信号、控制信号 $MREQ\#$ 和 $R/W\#$ 。

北京邮电大学 2010—2011 学年第 1 学期

《计算机组成原理》期末考试 标准答案 (A)

一. 填空题 (24 分, 每空 1 分)

1. 主状态周期, 节拍电位 和 节拍脉冲.
2. 00.1110, 11.0000, 11.0010.
3. 1 01111101 1011000000000000000000, 11.375.
4. $[-X]_{\text{补}} = \underline{0.01111}$, $[-Y]_{\text{补}} = \underline{1.00111}$, $X+Y = \underline{0.01010}$, $X-Y = \underline{0.11000}$ 或 $\underline{1.01000}$, 请指出 $X-Y$ 运算是否溢出: 是.
5. 直接映射; 全相联映射; 组相联映射.
6. SRAM 和 DRAM, 而 FLASH 或 闪存 或 闪存.
7. 同步 定时和 异步 定时两种方式.
8. 链式查询, 计数器定时查询 和 独立查询.

二. 选择题 (20 分, 每空 1 分)

1. D
2. B
3. C
4. B
5. A
6. C
7. D
8. B
9. D
10. C
11. A
12. C
13. D
14. B
15. D
16. D
17. B
18. D
19. C
20. C

三. 简述题 (24 分)

1. 什么是 RISC? RISC 指令系统的特点是什么?

答:

RISC 是指精简指令系统计算机。

特点是:

- (1) 指令条数少;
- (2) 指令长度固定, 指令格式和寻址种类少;
- (3) 只有取数 / 存数指令访问存储器, 其余指令的操作均在寄存器之间进行。

2. 总线数据传送的有哪些模式? 简述各模式的含义?

答:

读、写操作: 读操作是由从方到主方的数据传送; 写操作是由主方到从方的数据传送。

块传送操作: 只需给出块的起始地址, 然后对固定块长度的数据一个接一个地读出或写入。

写后读、读修改写操作: 这是两种组合操作。只给出地址一次 (表示同一地址), 或进行先写后读操作, 或进行先读后写操作。

广播、广集操作: 一般而言, 数据传送只在一个主方和一个从方之间进行。

3. 什么是指令周期? 什么是机器周期? 什么是时钟周期? 三者有什么关系?

答:

指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。

机器周期也称为 CPU 周期, 是指被确定为指令执行过程中的归一化基准时间, 通常等于取指时间 (或访存时间)。

时钟周期是时钟频率的倒数, 也可称为节拍脉冲或 T 周期, 是处理操作的最基本单位。

一个指令周期由若干个机器周期组成, 每个机器周期又由若干个时钟周期组成。

4. 举出 CPU 中 6 个主要寄存器的名称及功能。

答:

CPU 有以下寄存器:

- (1) 指令寄存器 (IR): 用来保存当前正在执行的一条指令。
- (2) 程序计数器 (PC): 用来确定下一条指令的地址。
- (3) 地址寄存器 (AR): 用来保存当前 CPU 所访问的内存单元的地址。
- (4) 缓冲寄存器 (DR):
 - <1>作为 CPU 和内存、外部设备之间信息传送的中转站。
 - <2>补偿 CPU 和内存、外围设备之间在操作速度上的差别。
 - <3>在单累加器结构的运算器中, 缓冲寄存器还可兼作为操作数寄存器。
- (5) 通用寄存器 (AC): 当运算器的算术逻辑单元 (ALU) 执行全部算术和

逻辑运算时, 为 ALU 提供一个工作区。

- (6) 状态条件寄存器: 保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外, 还保存中断和系统工作状态等信息, 以便使 CPU 和系统能及时了解机器运行状态和程序运行状态。

四. 综合题 (共 32 分)

1. 总线在一个总线周期内并行传送 2 个字节的数据, 设一个总线周期等于一个总线时钟, 总线时钟频率为 33MHz, 求总线带宽是多少?

解: 设总线带宽用 D_r 表示, 总线时钟周期用 $T=1/f$ 表示, 一个周期传送的数据量用 D 表示, 根据总线带宽定义, 有:

$$D_r = D/T = D \times f = 2B \times 33 \times 10^6 / s = 66MB/s$$

2. 设存储器容量为 128M 字, 字长 64 位, 模块数 $M=8$, 分别用顺序方式和交叉方式进行组织。存储周期 $T=200ns$, 数据总线宽度为 64 位, 总线传送周期 $\tau=50ns$ 。问顺序存储器和交叉存储器带宽各是多少?

解: 顺序存储器和交叉存储器连续读出 $m=8$ 个字的信息总量都是:

$$q=64 \text{ 位} \times 8=512 \text{ 位}$$

顺序存储器和交叉存储器连续读出 8 个字所需的时间分别是:

$$t_2=mT=8 \times 200ns=1600ns=1.6 \times 10^{-7}(s)$$

$$t_1=T+(m-1)\tau=200+7 \times 50ns=550ns=5.5 \times 10^{-7}(s)$$

顺序存储器和交叉存储器的带宽分别是:

$$W_2=q/t_2=512/(1.6 \times 10^{-7})=32 \times 10^7(\text{位/s})$$

$$W_1=q/t_1=512/(5.5 \times 10^{-7})=93.1 \times 10^7(\text{位/s})$$

3. 指令格式如下所示, OP 为操作码字段, 试分析指令格式特点。

31	26	22	18 17	16 15	0
OP		源寄存器	变址寄存器 ...		偏移量

解: (1) 操作码字段为 6 位, 可指定 $2^6=64$ 种操作, 即 64 条指令。

(2) 单字长 (32) 二地址指令。

(3) 一个操作数在源寄存器 (共 16 个), 另一个操作数在存储器中 (由变址寄存器内容 + 偏移量决定), 所以是 RS 型指令。

4. 图 A3.1 表示硬布线控制器中 5 条指令的指令周期流程图, M_1 、 M_2 、 M_3 表示节拍电位周期, 每个节拍电位周期包含 $T_1 \sim T_4$ 四个时钟周期。每一框中内容表示寄存器、主存之间的数据通路, RD、WE 表示读/写存储器的微操作命令, LD 表示打入某寄存器命令。请写出 RD、LDAR、LDIR、LDDR、LDAC 各微操作命令逻辑表达式。




图 A3.1

解: $RD = M_1 + M_3 \cdot ADD$ (电位信号)
 $WE = M_3 \cdot STA$ (电位信号)
 $LDAR = M_1 \cdot T_2 + M_2 \cdot ADD \cdot T_2 + M_2 \cdot STA \cdot T_2 + M_2 \cdot JMP \cdot T_2$ (脉冲信号)
 $LDIR = M_1 \cdot T_4$ (脉冲信号)
 $LDDR = M_1 \cdot T_3 + M_3 \cdot ADD \cdot T_3 + M_3 \cdot STA \cdot T_3$ (脉冲信号)
 $LDAC = M_2 \cdot T_4 + M_3 \cdot ADD \cdot T_4$ (脉冲信号)

5. 某磁盘存储器转速为 3000 转 / 分, 共有 4 个记录面, 每毫米 5 道, 每道记录信息为 12288 字节, 最小磁道直径为 230mm, 共有 275 道。问:
- (1) 磁盘存储器的容量是多少?
 - (2) 最高位密度与最低位密度是多少?
 - (3) 磁盘数据传输率是多少?

解:

(1) 每道记录信息容量 = 12288 字节

每个记录面信息容量 = 275×12288 字节

共有 4 个记录面, 所以磁盘存储器总容量为:

$$4 \times 275 \times 12288 \text{ 字节} = 13516800 \text{ 字节}$$

(2) 最高位密度 D_1 按最小磁道半径 R_1 计算 ($R_1 = 115\text{mm}$):

$$D_1 = 12288 \text{ 字节} / 2\pi R_1 = 17 \text{ 字节} / \text{mm}$$

最低位密度 D_2 按最大磁道半径 R_2 计算:

$$R_2 = R_1 + (275 \div 5) = 115 + 55 = 170\text{mm}$$

$$D_2 = 12288 \text{ 字节} / 2\pi R_2 = 11.5 \text{ 字节} / \text{mm}$$

(3) 磁盘传输率 $C = r \cdot N$

$$r = 3000 / 60 = 50 \text{ 周} / \text{秒}$$

$$N = 12288 \text{ 字节 (信道信息容量)}$$

$$C = r \cdot N = 50 \times 12288 = 614400 \text{ 字节} / \text{秒}$$

6. 设有若干片 $128\text{K} \times 8$ 位的 SRAM 芯片, 问:

(1) 如何构成 $1024\text{K} \times 16$ 位的存储器?

(2) 需要多少片 RAM 芯片?

(3) 该存储器需要多少 16 位字地址位?

(4) 画出该存储器与 CPU 连接的结构图, 设 CPU 的接口信号有地址信号、数据信号、控制信号 $\text{MREQ\#}$ 和 $\text{R/W\#}$ 。


解:

(1) 采用字位扩展的方法。

(2) 需要 32 片 SRAM 芯片。

(3) 21 位, 3/18 位

(4)



计算机组成原理试卷(B卷) 2004.6

注: (1) 考试时间 120 分钟; (2) 不许使用文曲星等记忆工具;

一. 选择题 (每小题 1 分, 共 10 分)

1. 冯·诺依曼机工作的基本方式的特点是____。
A. 多指令流单数据流
B. 按地址访问并顺序执行指令
C. 堆栈操作
D. 存储器按内容选择地址
2. 在机器数____中, 零的表示形式是唯一的。
A. 原码 B. 补码 C. 移码 D. 反码
3. 在定点二进制运算器中, 减法运算一般通过____来实现。
A. 原码运算的二进制减法器
B. 补码运算的二进制减法器
C. 原码运算的十进制加法器
D. 补码运算的二进制加法器
4. 某计算机字长 32 位, 其存储容量为 4MB, 若按半字编址, 它的寻址范围是____。
A. 0-4MB B. 0-2MB C. 0-2M D. 0-1M
5. 主存贮器和 CPU 之间增加 cache 的目的是____。
A. 解决 CPU 和主存之间的速度匹配问题
B. 扩大主存贮器容量
C. 扩大 CPU 中通用寄存器的数量
D. 既扩大主存贮器容量, 又扩大 CPU 中通用寄存器的数量
6. 单地址指令中为了完成两个数的算术运算, 除地址码指明的一个操作数外, 另一个常需采用____。
A. 堆栈寻址方式 B. 立即寻址方式 C. 隐含寻址方式 D. 间接寻址方式
7. 同步控制是____。
A. 只适用于 CPU 控制的方式
B. 只适用于外围设备控制的方式
C. 由统一时序信号控制的方式
D. 所有指令执行时间都相同的方式
8. 描述 PCI 总线中基本概念不正确的句子是____。
A. PCI 总线是一个与处理器无关的高速外围总线
B. PCI 总线的基本传输机制是猝发式传送
C. PCI 设备一定是主设备
D. 系统中只允许有一条 PCI 总线
9. CRT 的分辨率为 1024×1024 像素, 像素的颜色数为 256, 则刷新存储器的容量为____。
A. 512KB B. 1MB C. 256KB D. 2MB
10. 为了便于实现多级中断, 保存现场信息最有效的办法是采用____。
A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存

二. 填空题 (每小题 3 分, 共 18 分)

1. 在计算机术语中, 将运算器、控制器、cache 合在一起, 称为 A.____, 而将 B.____

- 和存储器合在一起，成为 C. Cache。
2. 数的真值变成机器码可采用 A. 原码 表示法，B. 补码 表示法，C. 移码 表示法。
3. 广泛使用的 A. SRAM 和 B. DRAM 都是半导体随机读写存储器。前者的速度比后者快，但 C. 存取周期 后者高。
4. 形成指令地址的方式，称为 A. 指令寻址 方式，有 B. 顺序 寻址和 C. 跳跃 寻址。
5. CPU 从 A. 指令 取出一条指令并执行这条指令的时间和称为 B. 指令周期。各种指令的操作功能不同，各种指令的指令周期是 C. 不同的。
6. 微型机的标准总线从 16 位的 A. ISA 总线，发展到 32 位的 B. EISA 总线和 C. PCI 总线，又进一步发展到 64 位的 PCI 总线。

三. (12 分) 已知 $x = -0.01111$, $y = +0.11001$,

求 $[x]_{补}$, $[-x]_{补}$, $[y]_{补}$, $[-y]_{补}$, $x+y = ?$, $x-y = ?$

11000 | 00111 | 01100 | 10011

0.0101

四. (15 分) 图 B1 所示为双总线结构机器的数据通路：IR 为指令寄存器，PC 为程序计数器（具有自增功能），M 为主存（受 $R/\overline{W}$ 信号控制），AR 为地址寄存器，DR 为数据缓冲寄存器，ALU 由加、减控制信号决定完成何种操作，控制信号 G 控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中 y_i 表示 y 寄存器的输入控制信号， R_i 为寄存器 R_i 的输出控制信号，未标字符的线为直通线，不受控制。

- (1) “ADD R_2, R_0 ” 指令完成 $(R_0) + (R_2) \rightarrow R_0$ 的功能操作，画出其指令周期流程图，假设该指令的地址已放入 PC 中。并列出的微操作控制信号序列。
- (2) 若将“指令周期”缩短为一个 CPU 周期，请先画出修改数据通路，后画出指令周期流程图。
- (3) 在 (2) 的基础上，将“执行周期”也缩短为一个 CPU 周期，先修改运算器数据通路，后画出指令周期流程图。此时加法指令速度比 (1) 提高几倍？





图 B1

五. (10分) 画出 PCI 总线结构框图, 说明 HOST 总线、PCI 总线、LAGACY 总线的功能。



六. (10分) 参见图 B2, 这是一个二维中断系统, 请问:

- (1) 在中断情况下, CPU 和设备的优先级如何考虑? 请按降序排列各设备的中断优先级。
- (2) 若 CPU 现执行设备 C 的中断服务程序, IM_2 , IM_1 , IM_0 的状态是什么? 如果 CPU 的执行设备 H 的中断服务程序, IM_2 , IM_1 , IM_0 的状态又是什么?
- (3) 每一级的 IM 能否对某个优先级的个别设备单独进行屏蔽? 如果不能, 采取什么方法可达到目的?
- (4) 若设备 C 一提出中断请求, CPU 立即进行响应, 如何调整才能满足此要求?




图 B2

七. (10分) CPU 如何识别从主存取出来的二进制代码是指令还是数据?

八. (15分) 芯片 EDRAM 的存储容量 $1M \times 4$ 位, 采用图 B3 所示 2048 (行) $\times 512$ (列) $\times 4$ 位的结构, 其中 A_0-A_{10} 为地址信号, D_3-D_0 为数据信号, RAS, CAS 分别为行选通、列选通信号, Ref 为刷新信号, Sel 为片选信号。CPU 访问存储器的地址格式示于图 B4, 其中 BE_3-BE_0 为 CPU 发出的字节使能信号, 当进行 32 位存取时, 列选通信号 CAS_3-CAS_0 分别与 BE_3-BE_0 相对应。

请设计一个总存储容量为 $4M \times 32$ 位的存储器, 要求:

- (1) 回答需多少个 EDRAM 芯片? 多少个内存条?
- (2) 一个内存条用一个横向长方形表示, 画出存储器简明总框图 (标明外部共用地址线、数据线、内存条的译码选择信号、列选通信号)。
- (3) 详细画出一个内存条的逻辑结构图。




图 B3




图 B4

计算机组成原理 (B 卷) 参考答案及评分标准 2004.6

一. 选择题 (每小题 1 分, 共 10 分)

1. B 2. B 3. D 4. C 5. A
6. C 7. C 8. C,D 9. B 10. B

二. 填空题 (每小题 3 分, 共 18 分)

1. A. CPU B. CPU C. 主机
2. A. 原码 B. 补码 C. 反码 (次序可换)
3. A. SRAM B. DRAM C. 存储容量
4. A. 指令寻址 B. 顺序 C. 跳跃
5. A. 存储器 B. 指令周期 C. 不相同的
6. A. ISA B. EISA C. VESA

三. 每一项得 2 分, 共 12 分


$$[x]_{\text{原}} = 1.01111 \quad [x]_{\text{补}} = 1.10001 \quad [-x]_{\text{补}} = 0.01111$$

$$[y]_{\text{原}} = 0.11001 \quad [y]_{\text{补}} = 0.11001 \quad [-y]_{\text{补}} = 1.00111$$


$+$	$\begin{array}{r} [x]_{\text{补}} \quad 11.10001 \\ [y]_{\text{补}} \quad 00.11001 \\ \hline [x+y]_{\text{补}} \quad 00.01010 \end{array}$	$+$	$\begin{array}{r} [x]_{\text{补}} \quad 11.10001 \\ [-y]_{\text{补}} \quad 11.00111 \\ \hline [x-y]_{\text{补}} \quad 10.11000 \end{array}$
	$x + y = +0.01010$		$x - y$ 运算结果发生溢出 (双符号位不同)

四. 每小题 5 分, 共 15 分


(1) 流程图占 3 分, 控制信号占 2 分:




(2) 缩短“取指周期”：数据通路占 2 分，流程图画对占 3 分：




(2) 改进方案：缩短“取指周期”



(3) 缩短“执行周期”：数据通路占 2 分，流程图 2 分，加法指令速度提高 $6/2=3$ 倍占一分；




(3) 改进方案：缩短“执行周期”



五. 画出 PCI 总线结构图得 7 分, 三个总线功能说明各占 1 分,

共 10 分



PCI 总线有三种桥, 即 HOST/PCI 桥, PCI/PCI 桥, PCI/LAGACY 桥。

- 1) HOST 总线: 该总线又称 CPU 总线、系统总线、主存总线等, 它不仅连接主存, 还可以连接多个 CPU
- 2) PCI 总线: 连接各种高速的 PCI 设备。PCI 设备可以是主设备也可以是从设备, 或者兼而有之。系统中允许有多余的 PCI 总线。它们可以使用 HOST 桥与 HOST 桥总线相连, 也可以使用 PCI/PCI 桥与已经同 HOST 桥连接的 PCI 总线相连。从而可扩充整个系统的 PCI 总线负载能力。
- 3) LAGACY 总线: 可以是 ISA、EISA、MCA 等性能较低的传统总线, 以便充分利用市场上现有的适配器卡, 支持中低速 I/O 设备。

六. 每小题占 2.5 分, 共 10 分

- (1) 在中断情况下, CPU 的优先级最低。各设备优先级次序是: A-B-C-D-E-F-G-H-I-CPU
- (2) 执行设备 C 的中断服务程序时 $IM_2IM_1IM_0=111$; 执行设备 H 的中断服务程序时 $IM_2IM_1IM_0=001$ 。
- (3) 每一级的 IM 标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的 BI (中断允许) 标志清“0”, 它禁止设备发出中断请求。
- (4) 要使 C 的中断请求及时得到响应, 可将 C 从第二级取出, 单独放在第三级上, 使第三级的优先级最高, 即令 $IM_3=0$ 即可。

七. 时间、空间各占 5 分, 共 10 分

从时间来说: 取指令事件发生在“取指周期”

取数据事件发生在“执行周期”


从空间来说: 取出的代码是指令, 一定送往指令寄存器 (控制器)

取出的代码是数据, 一定送往数据寄存器 (运算器)


八. 每小题占 5 分, 共 15 分

(1) 共需 32 片 EDRAM, 4 个内存条 (各占 2.5 分)


(2) 一个内存条逻辑结构图 (占 5 分)



(3) 总框图 (占 4 分)



译码占 1 分



或者用 2: 4 译码器