



北京邮电大学

Beijing University of Posts and Telecommunications



北京邮电大学

Beijing University of Posts and Telecommunications

数字逻辑与数字系统课程设计

——基于可编程逻辑器件的数字系统设计

计算机学院（国家示范性软件学院）实验中心

时间：2025年3月



目录

Contents

- 1 课程概述
- 2 课程设计任务
- 3 可选平台及其特性对比
- 4 设计思路与技术要点
- 5 教学安排与验收
- 6 附录：平台资源与参考资料



课程概述

课程设计性质：本课程设计旨在通过团队合作，完成基于可编程逻辑器件（如FPGA、CPLD）的数字系统设计项目。

学习目标：掌握VHDL/Verilog编程、硬件调试与系统优化技巧，培养数字系统设计能力与解决复杂的工程问题的能力。

课程重点：团队分工与合作、工程项目开发流程、工程项目设计权衡





知识衔接与重点解析

- ✓ 数字电路中的电气动态特性重要参数：**传输延迟时间** t_{pd} (time propagation delay)
- ✓ 从电流电压传输特性来看，不存在最优的数字电路，一切均与**权衡**相关：面积（资源）与速度。

TTL和CMOS电路均具有一定的信号容差能力，单个信号变化不会干扰输出，但是...

- ✓ 信号同时变化，由传输延迟带来的功能型冒险-竞争冒险
- ✓ 电路的逻辑结构与传输延迟引起-逻辑冒险





基础平台TEC-8(PLUS): 基于Altera EPM7128 (XILINX Spartan-6) 的数字系统设计

设计任务A: 电子钟设计 (资源极限类型题目)

基本功能: 要求用VHDL(Verilog)和原理图混编方式完成设计; 实现24小时制时钟功能; 实现整点报时功能; 实现时间设置功能并且可以随意切换设置和正常工作模式。

附加功能: 实现设置状态时闪烁显示、实现音乐整点报时、闹钟功能等等。



- **设计任务B：药片装瓶系统设计（工业控制类型题目）**

基本功能：要求用VHDL(Verilog)和原理图混编方式设计实现药片装瓶系统；能够同时显示药瓶以及药片数量；有工作状态以及告警指示；有清零状态、设置状态和工作状态，实现状态间正确切换设置。

附加功能：实现设置状态时闪烁显示、工作状态时可以切换显示初始设置、可以设定每瓶药片数以及总药片数量限定等等。



拓展平台：自主学习设计实现基于FPGA的创新型数字系统

- **拓展平台一：基于FPGA的minisys、Xilinx EGO1和NEXYS 4平台的自主探索项目**

基本要求：利用VIVADO开发平台，用VHDL或verilog完成a,b的任务要求，利用VIVADO仿真工具实现仿真，参考平台的硬件手册，下载设计并调试实现。

附加要求：充分利用各平台FPGA芯片与丰富的I/O资源，在a,b题目之外自主完成拓展创新型实验题目。

- **拓展平台二：基于 ARM Cortex-M4 的FS-STM4 ARM 平台的自主探索项目**

基本要求：利用FS-STM4 提供的丰富的板载资源以及扩展接口，搭配仿真器，完成基本I/O口与传感器实验

附加要求：在基础接口实验的基础上完成自主拓展实验项目。



探究型平台：基于 Xiaomi AIoT 智能控制开发平台的自主探索项目 (校企合作项目)

基本要求： 利用Xiaomi AIoT提供的母版与丰富子板模块，完成硬件系统搭建，完成相应的开发系统搭建，完成基础实验。

附加要求： 在基本要求的基础上完成自主拓展实验项目。

注： 各平台手册资料以及相关开发软件参见百度云资料更新。



CPLD与FPGA

复杂可编程逻辑器件（CPLD）

- 可编程逻辑宏单元与互联矩阵组成的PLD
- 内部逻辑宏单元和互连矩阵组成粗粒度结构，触发器有限而乘积项丰富
- 可以进行程序性的规划、刻录
- 适用于中等规模的数字电路，具有速度快、时序确定、保密性好等优点，但有功耗高、集成度低、资源利用率低等缺点。



现场可编程逻辑阵列（FPGA）：

- 大量的可编程逻辑单元和可编程互连结构组成的PLD
- 内部逻辑功能块和互联组成细粒度结构，触发器丰富
- 可以通过软件进行配置和修改
- 适用于大规模的数字电路，具有灵活性高、资源利用率高、可重复使用等优点，但有速度慢、时序不可测、保密性差等缺点。



可选平台

- **TEC-8**计算机硬件综合实验系统，搭载ALTERA EPM7128,开发平台quartus。
- **EPM7128SLC84-15**是一种复杂可编程逻辑器件（CPLD），属于Altera公司的MAX 7000S系列。它的封装为PLCC，芯片制程是0.5微米，采用CMOS工艺。CMOS门电路由P型与N型MOS管构成。它的晶体管数量是2500个，可以实现128个逻辑宏单元和68个输入/输出端。







可选平台

TECPLUS计算机硬件综合实验系统，开发平台ISE14.7
XILINX Spartan-6 XC6SLX9-2FTG256 是一款可编程逻辑FPGA。


1. 芯片制程：采用45纳米（0.045微米）的低功耗铜工艺。
2. 芯片规模： 逻辑单元数：9,152个，内存容量：576 Kb，
DSP切片数：16个，最大I/O数200个。







Minisys实验板是一个以**Xilinx Artix-7TM**系列FPGA（XC7A100TFGG484C-1）为主芯片实验平台。开发平台**VIVADO**。

- 器件系列：Artix-7
- 逻辑单元/配置逻辑块数：101,440
- 总RAM位数：4,976,640
- I/O引脚数：285
- 应用领域：适用于各类成本和功耗敏感型应用，包括软件定义无线电、机器视觉照相以及低端无线回传等。





可选平台




Xilinx EGO1和**NEXYS 4**是搭载Artix-7系列FPGA芯片的平台，提供了丰富的拨码开关与LED，外设功能部份有音频、蓝牙、XADC/ DAC、SRAM等功能。

开发平台**VIVADO**




可选平台

- ✓ **FS-STM4 ARM**是华清远见研发中心研发的基于ARM Cortex-M4的开发平台。
- ✓ 意法半导体公司的STM32F407IGT6是一款高性能32位处理器，该处理器基于ARM V7的Cortex-M4F内核，主频可达168MHz，可达到210DMIPS的处理能力，内含1MB的FLASH和196KB的SRAM，使用的LQFP144封装形式。
- ✓ **RealView MDK** 是ARM 公司最先推出的基于微控制器的专业嵌入式开发工具。





- ✓ “一箱打包小米技术”， **Xiaomi AIoT**开发平台是小米自研的一类新型的嵌入式智能化开发平台。
- ✓ **U1-GD32450ZK**子板——软件开发环境
- ✓ 操作系统: **Windows 7/10/11**
- ✓ 开发IDE: **Keil/IAR/Eclipse IDE for Embedded C/C++ Developers**
- ✓ 交叉编译工具: **ARMCC/GNU GCC**
- ✓ 固件库: **GD32F4xx_Firmware_Library_V2.1.2**





拓展平台：自主学习设计实现基于FPGA的复杂数字系统示例

A large blue rectangular graphic with the text '电子琴系统设计' in white. The background of the graphic features faint, abstract geometric shapes and lines, suggesting a digital or technological theme.

电子琴系统设计



设计思路与技术要点

硬件描述语言（HDL）选择：VHDL或Verilog HDL

VHDL(DARPA美国国防高级计划研究局设计)

优点：强类型系统，数据类型严格减少错误；模块化设计，可读性高，代码结构清晰，便于维护和理解。

缺点：语法复杂；应用领域市场占有率低。

适合设计需要强类型系统和多种仿真方法的开发。

Verilog HDL(Gateway Design Automation公司设计)

优点：语法简洁；市场占有率高；灵活性高，适合硬件实现和电路的合成与优化。

缺点：弱类型系统，容易出现类型错误；模块化支持较弱；语法简洁，代码的可读性和维护性低。

适合更侧重于数字电路的行为模拟和硬件实现的开发。



设计思路与技术要点


工程类项目开发参考

- ✓ **需求分析：**明确项目的功能需求、性能指标、用户需求和约束条件。
- ✓ **系统设计重点：**制定系统的总体架构和详细设计方案。架构设计：确定系统的模块划分、接口定义和数据流。详细设计：为每个模块编写详细的设计文档，包括算法、数据结构和接口。技术实现重点：根据设计文档进行编码和实现，确保代码的可读性和可维护性。
- ✓ **测试与验证重点：**确保系统的功能和性能符合需求。做好单元测试、集成测试，系统测试，验证其性能和稳定性。



数字系统设计重点

- ✓ **输入与输出设计：**查找硬件平台所有可用输入设备、工作时钟与输出设备，确定系统设计框图。
- ✓ **控制与功能：**系统的详细方案中，控制与功能是否分离，控制模块与功能模块如何反馈信号。
- ✓ **系统健壮性、防呆设计与测试：**工业生产控制产品与家用产品应用场景不同，需要考虑安全性、健壮性、防呆保护以及用户友好性设计等不同需求。






设计思路与技术要点


硬件描述语特点与调试技巧

- ✓ **并行性与硬件特性**: 硬件描述语言的并行性，非特殊语句全并行；设计时要有电路概念。
- ✓ **Case语句与IF语句**: 两种条件分支语句，尽量多用case语句。
- ✓ **多描述确定硬件电路，慎用有限状态机**: 有限状态机为综合工具实现，状态转移复杂不明时易发生不可知错误。
- ✓ **通过 Tools/Netlist Viewers/RTL viewer 查看布线**，优化设计以提高综合布线效率。
- ✓ **硬件描述语言设计性能权衡**: 面积（资源）与速度的权衡，寄存器数量与组合逻辑运算单元数量的考量。





设计思路与技术要点



药片装瓶系统设计需求



课程设计教学安排

- 按照课程设计任务，选课同学按4人分组，确定组长，建立好小组成员讨论联系方式，并在课程大群里做好登记。
- 各组讨论选择好设计题目，做好资料下载与平台安装，组内做好任务分工。
- 各小组记录调试日志。（设计思路，进程表，故障及解决方案等，记载小组成员讨论问题情况）。
- 实验室每周选定时间全开放，课程设计负责老师定时集中答疑，课程设有中期检查与结题验收答辩两个环节。
- 按照要求写好课程设计报告。



课程考察重点

- **系统性能:**

工程设计要充分考虑到性能问题，设计的两个题目在CPLD芯片上要完成附加功能，很可能在全编译过程里FIT环节报错，出现microcell超出错误，需要查资料精简设计和优化硬件语言的表达，在芯片有限的128个可编程逻辑阵列的基础上，更大限度地完成设计。

- **产品设计:**

设计题目有的接近家用产品，也有工业生产控制产品，设计应该充分考虑应用场景，有容错、安全、用户体验等方面的尝试，获得工程组装与产品设计的实践经验。

- **团队合作:**

采取良好的团队分工协作模式，充分发挥各组员特长，互相支撑共同协作，更好更高效地完成课题。



课程设计验收要求

- 设计验收答辩在设计调试完成后的工程项目验收环节，以预约方式集中进行。
- 各组同学先完成基于VHDL或Verilog的工程设计、编译、仿真、调试。
- 验收时小组成员必须到齐，验收前出示调试日志与成员分工与贡献度表。
 - 小组向评审小组演示系统功能和运行状态。
 - 各成员分别讲解自己负责的模块。
 - 教师提问环节，评估理解深度和工程能力。



成绩给定标准

- 每人所承担的工作量及完成情况（结合日志与贡献度）
- 系统演示及验收答辩情况。
- 个人负责设计部分的完成情况及解决问题的能力。
- 整体设计是否完成基本以及附加功能要求、能否最大限度的利用硬件资源完成设计、团队分工情况、演示答辩效果、报告撰写能力等综合考虑。
- 若发现组间（代码 报告）抄袭现象严重者，取消成绩。



课程设计报告要求

- ◆ 每个小组撰写并提交一份详细的课程设计报告。
- ◆ 每个小组同时提交以班级组号为名的两份电子文件，内容包括：
设计代码文件（压缩包）、课程设计报告电子版（非压缩文档）。
- ◆ 课程设计报告采用学校课程设计统一封面。
- ◆ 课程设计报告采用章节结构，内容包括两个部分：

报告主体：1.课题硬件环境及总体描述。

2.每个课题的需求分析、概要设计、团队分工、设计详解、调试过程中的问题及讨论、设计调试小结等。

报告附件：1.小组各成员的心得总结

2.小组调试日志



✧ CLR#	1	IN	复位信号	✧ K1	81	IN	开关
✧ MF	55	IN	主时钟	✧ K2	80	IN	开关
✧ CP1	56	IN	100KHz或10KHz	✧ K3	79	IN	开关
✧ CP2	57	IN	1KHz或100Hz	✧ K4	77	IN	开关
✧ CP3	58	IN	10Hz或1Hz	✧ K5	76	IN	开关
✧ QD	60	IN	启动按钮QD	✧ K6	75	IN	开关
✧ PULSE	61	IN	中断脉冲pulse	✧ K7	74	IN	开关
✧ K0	54	IN	开关	✧ K8	73	IN	开关
✧ LG1-D0//L4	44	out	数码管1//发光二极管L7	✧ K9	70	IN	开关
✧ LG1-D1//L5	45	out	数码管1//发光二极管L6	✧ K10	69	IN	开关
✧ LG1-D2//L6	46	out	数码管1//发光二极管L5	✧ K11	68	IN	开关
✧ LG1-D3//L7	48	out	数码管1//发光二极管L4	✧ K12	67	IN	开关
✧ LG1-D4//L8	49	out	数码管1//发光二极管L3	✧ K13	65	IN	开关
✧ LG1-D5//L9	50	out	数码管1//发光二极管L2	✧ K14	64	IN	开关
✧ LG1-D6//L10	51	out	数码管1//发光二极管L1	✧ K15	63	IN	开关
✧ LG1-D7//L11//SPEAKER	52	out	LG1小数点//发光二极管L0//扬声器				

TEC-8平台EPM7128引脚



✧LG2-A	37	out	数码管LG2 //发光二极管L11
✧LG2-B	39	out	数码管LG2//发光二极管L10
✧LG2-C	40	out	数码管LG2//发光二极管L9
✧LG2-D	41	out	数码管LG2//发光二极管L8
✧LG3-A	35	out	数码管LG3
✧LG3-B	36	out	数码管LG3
✧LG3-C	17	out	数码管LG3
✧LG3-D	18	out	数码管LG3

✧LG4-A//TL8	30	out	数码管LG4//控制南方绿灯
✧LG4-B//TL9	31	out	数码管LG4//控制东方红灯
✧LG4-C//TL10	33	out	数码管LG4//控制东方黄灯
✧LG4-D//TL11	34	out	数码管LG4//控制东方绿灯
✧LG5-A//TL4	25	out	数码管LG5//控制西方黄灯
✧LG5-B//TL5	27	out	数码管LG5//控制西方绿灯
✧LG5-C//TL6	28	out	数码管LG5//控制南方红灯
✧LG5-D//TL7	29	out	数码管LG5//控制南方黄灯
✧LG6-A//TL0	20	out	数码管LG6//控制北方红灯
✧LG6-B //TL1	21	out	数码管LG6//控制北方黄灯
✧LG6-C //TL2	22	out	数码管LG6//控制北方绿灯
✧LG6-D //TL3	24	out	数码管LG6//控制西方红灯

TEC-8平台EPM7128引脚-续

TEC-8平台
EPM7128
硬布线控制器
部分引脚
-续

信号	方向	引脚号	信号	方向	引脚号
CLR#	输入	1	MEMW	输出	27
T3	输入	83	STOP	输出	28
SWA	输入	4	LIR	输出	29
SWB	输入	5	LDZ	输出	30
SWC	输入	6	LDC	输出	31
IR4	输入	8	CIN	输出	33
IR5	输入	9	S0	输出	34
IR6	输入	10	S1	输出	35
IR7	输入	11	S2	输出	36
W1	输入	12	S3	输出	37
W2	输入	15	M	输出	39
W3	输入	16	ABUS	输出	40
C	输入	2	SBUS	输出	41
Z	输入	84	MBUS	输出	44
DRW	输出	20	SHORT	输出	45
PCINC	输出	21	LONG	输出	46
LPC	输出	22	SEL0	输出	48
LAR	输出	25	SEL1	输出	49
PCADD	输出	18	SEL2	输出	50
ARINC	输出	24	SEL3	输出	51
SELCTL	输出	52			



附录

信号	方向	引脚号	信号	方向	引脚号
CLR#	输入	F6	C	输入	B5
T ₃	输入	C10	Z	输入	A5
SWA	输入	K11	DRW	输出	A13
SWB	输入	F7	PCINC	输出	T14
SWC	输入	J12	LPC	输出	C5
IR ₄	输入	G12	LAR	输出	E6
IR ₅	输入	E11	PCADD	输出	C11
IR ₆	输入	J11	ARINC	输出	P15
IR ₇	输入	E12	SELCTL	输出	B10
W ₁	输入	F9	MEMW	输出	C8
W ₂	输入	K12	STOP	输出	C9
W ₃	输入	N5	LIR	输出	D8
LDZ	输出	R16	SBUS	输出	A8
LDC	输出	E3	MBUS	输出	A14
CIN	输出	R15	SHORT	输出	A6
S ₀	输出	R14	LONG	输出	B6
S ₁	输出	H11	SELO	输出	C6
S ₂	输出	T15	SEL1	输出	A11
S ₃	输出	C13	SEL2	输出	C7
M	输出	A7	SEL3	输出	A12
ABUS	输出	B8			

TEC-PLUS硬连线控制器部分引脚定义



参考资料：

- 《数字逻辑与数字系统(第七版)》 --白中英等，科学出版社
- 《数字逻辑与数字系统解题库实验指导》 --白中英 杨春武 主编，科学出版社
- 《TEC-8计算机组成和数字逻辑实验系统实验指导书》 --清华大学科教仪器厂
- 《TEC-PLUS计算机组成原理实验指导书》 --清华大学科教仪器厂
- 课程QQ群：984516295，各平台相关资料见群内分享



北京邮电大学

Beijing University of Posts and Telecommunications

谢谢！

