

摘 要

大模型的发展持续提高了算力芯片在并行吞吐、存储带宽和集群通信方面的要求。随着 Transformer 模型参数规模扩展至万亿级，传统冯·诺依曼结构在数据搬运和功耗方面的限制更加突出。本文基于计算机系统结构理论，从计算单元、存储层次、互连机制、软件生态和系统能效等方面，对 GPU、TPU、NPU 以及晶圆级引擎、存算一体等算力芯片进行比较分析，并以 NVIDIA Blackwell、AMD CDNA 4、Google Ironwood TPU 和华为昇腾为代表讨论其体系结构特征。分析表明，算力芯片的性能已不能仅由单芯片峰值算力衡量，显存带宽、片上与片间互连、编译器与算子库支持以及能效约束共同决定了系统的实际表现；同时，训练与推理负载的分化也在推动芯片设计由通用加速转向面向特定场景的优化。

关键词：算力芯片，大模型，体系结构，GPU，TPU，NPU，HBM，Chiplet

目 录

第 1 章 绪论	1
1.1 研究背景	1
1.2 研究意义	1
1.3 国内外研究现状概述	2
1.4 本文研究内容与创新点	3
第 2 章 AI 算力需求与体系结构基础	5
2.1 AI 计算负载的基本特征	5
2.2 训练与推理的体系结构差异	6
2.3 AI 芯片常用性能指标	7
2.4 Roofline 模型与“存储墙”问题	8
第 3 章 典型算力芯片体系结构分析	10
3.1 GPU 架构：从图形处理到通用 AI 加速	10
3.1.1 GPU 的基本体系结构与 AI 适用性	10
3.1.2 典型案例：NVIDIA Blackwell 架构	11
3.1.3 典型案例：AMD Instinct MI350 架构	12
3.2 TPU 架构：面向矩阵计算的专用加速器	13
3.2.1 TPU 的基本思想与脉动阵列体系结构	13
3.2.2 典型案例：Google Ironwood TPU	14
3.2.3 TPU 第八代架构分化：TPU 8t 与 TPU 8i	15
3.3 NPU 架构：面向专用 AI 加速的神经网络处理器	15
3.3.1 NPU 的基本定位与典型结构	15
3.3.2 典型案例：华为昇腾 NPU	16
3.3.3 典型案例：寒武纪思元系列	17

3.4 其他新型 AI 芯片架构	18
3.4.1 晶圆级引擎: Cerebras WSE-3	18
3.4.2 存算一体芯片	19
3.4.3 类脑芯片	20
第 4 章 GPU、NPU、TPU 的体系结构对比	21
4.1 架构定位对比	21
4.2 计算单元对比	22
4.3 存储结构对比	23
4.4 互连结构对比	24
4.5 软件生态对比	25
第 5 章 算力芯片关键技术趋势	27
5.1 从通用计算到领域专用架构 (DSA)	27
5.2 低精度计算成为主流	27
5.3 存储墙与 HBM 技术演进	28
5.4 Chiplet 与先进封装	29
5.5 从单芯片到机柜级 AI 系统	30
5.6 绿色算力与能效优化	30
5.7 国产算力芯片的发展机遇与挑战	31
第 6 章 存在问题与挑战	32
6.1 峰值算力与实际利用率差距	32
6.2 软件生态壁垒明显	32
6.3 存储与互连成为新瓶颈	33
6.4 能耗与散热压力持续上升	34
第 7 章 未来发展趋势展望	35
7.1 大模型推理芯片成为竞争重点	35
7.2 算力芯片向异构融合发展	35

7.3 软硬件协同设计更加重要	36
7.4 存算一体与近存计算可能成为突破方向	36
7.5 国产 AI 芯片从“可用”走向“好用”	37
第 8 章 结论	38
参考文献	39

第 1 章 绪论

1.1 研究背景

2017 年, Vaswani 等人在论文《Attention Is All You Need》中提出了 Transformer 架构。该架构通过自注意力机制支持序列数据的并行建模, 并迅速成为大模型的主流结构^[1]。此后, 以 GPT、BERT、LLaMA 为代表的大语言模型快速发展, 模型参数规模由 GPT-1 的 1.17 亿扩展至万亿级, 训练算力需求也随之增长了数个数量级。

大模型的训练与推理对底层计算硬件提出了新的要求。从计算负载看, Transformer 的核心操作是矩阵乘法 and 自注意力, 其主要表现为大规模并行张量运算, 计算模式也比传统通用负载更规整。传统 CPU 侧重控制密集型标量计算, 大量晶体管用于分支预测、乱序执行和多级高速缓存, 以提升单线程低延迟和指令级并行性。面对千亿参数规模的矩阵运算时, CPU 在并行度和能效方面难以满足需求, 即使是高端服务器 CPU, 其矩阵乘法吞吐量通常也比专用加速器低两个到三个数量级。

这一差距推动了异构加速芯片的发展。以图形处理器 (GPU) 为代表的并行架构率先成为 AI 计算的主力硬件, 随后又出现了以张量处理器 (TPU) 为代表的领域专用架构 (DSA) 和以神经网络处理器 (NPU) 为代表的边缘 AI 加速器。这三类芯片在设计目标、执行模型和存储层次上各不相同, 但都围绕同一问题展开: 如何在有限的功耗和晶体管预算下提高矩阵乘法与注意力计算的吞吐量。

当前, 算力芯片的比较维度已不再局限于单芯片理论峰值算力 (FLOPS), 而是扩展到计算单元微架构、高带宽存储 (HBM)、片上与节点内互连 (NVLink、UALink)、跨节点网络拓扑, 以及编译器和算子库软件生态等多个方面。NVIDIA 的 Blackwell、AMD 的 CDNA 4、Google 的 Ironwood TPU 以及以华为昇腾为代表的国产 NPU, 构成了当前较有代表性的几条技术路线^[2-5]。

1.2 研究意义

本报告基于《计算机系统结构》课程的理论框架，分析 GPU、TPU、NPU 三类算力芯片的体系结构特征。算力芯片设计涉及计算机系统结构中的多个核心问题：指令级并行（ILP）体现在 GPU 的 warp/wavefront 调度和 TPU 脉动阵列的指令流水中；数据级并行（DLP）对应 GPU 的 SIMT 执行模型和 TPU 矩阵乘法单元（MXU）的向量化计算；线程级并行（TLP）表现为 GPU 大量线程的并发调度以及多个流式多处理器（SM）的并行执行；任务级并行（RLP）则对应大规模训练中的数据并行、模型并行和流水线并行。在存储层次方面，算力芯片普遍采用“寄存器—片上 SRAM 或共享内存—L2 Cache—HBM”的多级结构，可视为课程中存储层次原理在真实硬件中的具体体现^[6]。此外，算力芯片由通用计算转向领域专用架构，也体现了定制化与通用性之间的取舍。

研究 GPU、NPU、TPU 的体系结构差异，有助于理解现代处理器如何针对不同负载特征进行设计取舍，并在可编程性、性能和能效之间取得平衡。同时，对华为昇腾、寒武纪思元等国产算力芯片的分析，也有助于评估国产 AI 芯片的技术路径与生态约束，对高性能计算平台的自主发展具有现实意义^[5,7]。

1.3 国内外研究现状概述

在国际市场，AI 算力芯片已经形成多条并行发展的技术路线。NVIDIA 依托 GPU 的通用并行计算能力和 CUDA 软件生态，构建了从训练到推理、从单卡到机柜级系统的完整方案。自 Volta 引入 Tensor Core 以来，Hopper 支持 FP8 Transformer Engine，Blackwell 进一步引入 FP4 和 NVLink 域内 72 GPU 全互联，竞争重点也逐步从单芯片 FLOPS 扩展到“GPU—互连—网络—软件栈”的整体体系^[2]。Google 的 TPU 代表了另一条 DSA 路线：第一代 TPU 以脉动阵列加速推理，TPU v4 引入可重构光互连超级计算架构，2025 年发布的 Ironwood 则进一步强调推理负载下的吞吐量与能效^[4,8,9]。AMD 则通过 CDNA 架构和 MI 系列 Instinct 加速器进入市场，CDNA 4 配合 ROCm 开源软件栈，突出开放软件生态^[3]。此外，Cerebras 的 WSE-3 采用晶圆级集成方案，将 4 万亿晶体管和 90 万计算核心封装在单芯片上，以减少多芯片通信开销^[10]。

在国内市场，华为昇腾系列是产业化程度较高的国产 AI 芯片。昇腾采用自研 DaVinci 架构，AI Core 包含 Cube、Vector 和 Scalar 三类计算单元，并配套 CANN 工具链与 MindSpore 框架，形成了较完整的软件栈^[5]。寒武纪则以 Cambricon ISA 和思元系列 NPU 为代表，覆盖云端与边缘两类场景，并配套 NeuWare 软件栈和 MagicMind 编译工具链^[7]。此外，壁仞 BR100 和海光 DCU 分别代表国产 GPGPU 与 x86 兼容路线。总体来看，国产芯片仍面临先进制程受限、HBM 供应不确定和软件生态薄弱等问题。硬件指标的追赶只是起点，后续更关键的是补齐编译器、算子库和框架适配等软件能力。

当前，AI 算力芯片的研究主要集中在低精度计算、HBM 技术、高速互连、存算一体与稀疏计算，以及推理加速几个方向。FP8、FP4 及更低精度格式通过量化提升吞吐量和能效，并借助微张量缩放等机制控制精度损失。HBM4 将单栈带宽提升至约 2 TB/s、容量提升至 64 GB，使显存带宽进一步成为关键约束^[11]。NVLink、UALink 和 chiplet 封装持续提升芯片间互连能力，并推动 AI 加速器向更高集成度发展^[12]。存算一体和稀疏计算则试图减少数据搬运。随着大模型进入部署阶段，推理吞吐量、延迟、显存带宽和能效的重要性也在持续上升。

1.4 本文研究内容与创新点

本文从计算机系统结构角度出发，围绕计算单元微架构、存储分级系统、芯片互连网络、软件编译器生态和系统级能效五个维度，对 GPU、NPU、TPU 三类算力芯片进行系统性比较分析，并进一步探讨大模型时代算力芯片的发展趋势。

本文主要从以下四个视角展开分析：

从单芯片性能扩展到系统性能：除理论峰值 FLOPS 外，同时考察显存带宽、多芯片互连能力、编译器与算子库成熟度以及集群调度效率。

从训练侧扩展到推理侧：关注大模型进入部署阶段后，芯片设计重心如何由训练吞吐量转向兼顾低延迟推理、KV Cache 管理和能效。

以数据搬运效率为线索分析芯片演进：比较 GPU 的并行化、TPU 的脉动数据流、NPU 的专用流水线以及存算一体的近存计算，说明数据搬运成本对体系结构设计的持续影响。

结合软件生态讨论国产芯片竞争：除硬件参数外，也考察软件生态、工具链成熟度和场景适配能力对国产算力芯片发展的影响。

第 2 章 AI 算力需求与体系结构基础

2.1 AI 计算负载的基本特征

神经网络的计算负载特征直接决定了算力芯片的微架构设计方向。在深度学习发展早期，卷积神经网络（CNN）是计算机视觉领域的主导模型，其核心计算是卷积操作，即输入特征图与卷积核之间的滑动窗口乘加运算。工程实践中，卷积可通过 im2col 变换展开为矩阵乘法（GEMM），并利用高度优化后的矩阵运算库加速。这一时期的 AI 加速器（如 NVIDIA NVDLA、MIT Eyeriss）普遍围绕卷积数据流进行优化，关注权重复用、局部数据缓冲和低功耗 MAC 阵列设计。




图 2.1 Transformer 模型架构¹

2017 年 Transformer 架构的提出改变了 AI 负载的构成^[1]。Transformer 的自注意力机制包含三类大规模矩阵乘法：查询与键的乘积 QK^T 、Softmax 归一化后与值矩阵的乘

¹来源：Vaswani et al., 2017^[1]

积，以及多层感知机中的全连接 GEMM。与 CNN 的局部滑动卷积不同，自注意力主要表现为全局、密集且较为规整的矩阵运算，分支和控制依赖较少。这类负载使以矩阵乘法为核心的专用单元，如 Tensor Core 和 MXU，更容易获得较高利用率，如图 2.1 所示。

大模型参数规模的增长进一步放大了计算和存储需求。以千亿参数模型为例，仅模型权重就需要数百 GB 显存，已超过单芯片物理容量，因此分布式训练成为常见选择。Megatron-LM 通过模型并行将 Transformer 层切分到多个 GPU 上^[13]；ZeRO 通过分片存储 Adam 优化器状态，降低了单个 GPU 的显存开销^[14]。这些系统级优化说明，大模型计算已不能仅从单芯片微架构层面讨论，还需要同时考虑存储、互连和集群组织方式。

2.2 训练与推理的体系结构差异

模型训练和推理对硬件资源的需求差异显著，也在改变芯片设计的优化重点。训练和推理在五个维度上的差异如表 2.1 所示。

表 2.1 训练与推理的体系结构需求对比

维度	训练	推理
计算需求	极高（前向 + 反向 + 梯度更新）	中等（仅前向传播）
存储需求	极高（权重 + 激活 + 梯度 + 优化器状态）	高（权重 + KV Cache）
延迟敏感度	较低，以吞吐量为优化目标	极高，交互场景要求毫秒级响应
并行方式	数据并行、模型并行、流水线并行	批处理并行、张量并行、专家并行
关键瓶颈	计算吞吐量、显存容量、通信带宽	显存带宽、延迟、能效

在训练场景中，Adam 优化器是最突出的显存压力来源。Adam 为每个可训练参数维护两个状态量——一阶动量 m_t 和二阶方差 v_t ，再加上参数本身和梯度，在 FP16 混合精度训练下，每 GPU 的优化器状态开销约为参数量的 4 倍。这意味着一个千亿参数模型（约 200 GB FP16 权重）在训练时仅优化器状态就需要约 800 GB 显存。这也是 Megatron-LM 和 ZeRO 等分布式策略被广泛使用的原因——通过跨 GPU 分片存储优化器状态和梯度，将单卡显存压力转化为通信开销^[13,14]。

在推理场景中，KV Cache 已成为重要的显存瓶颈。自回归解码过程中，每生成一个新 token，都需要与历史 token 的 Key-Value 向量进行注意力计算。KV Cache 的大小取决于层数、注意力头数、头维度和上下文长度，并随序列长度线性增长。在长上下文场景

下，例如 128K tokens，单个请求的 KV Cache 就可能占用数十 GB 显存。PagedAttention 将 KV Cache 划分为固定大小的“页面”并按需分配，可将显存碎片率由约 50% 降至个位数，从而提高推理服务的并发能力^[15]。这也说明，大模型推理正越来越多地受限于内存带宽，而非纯计算吞吐量。

训练与推理的并行策略也存在明显差异。训练中的 all-reduce 梯度同步需要高带宽芯片间通信；推理中的张量并行则更依赖低延迟点对点传输。这些差异会直接影响互连拓扑的选择。训练系统通常采用高带宽全互联结构，例如 NVLink Switch 加 InfiniBand；推理系统则可以采用相对简化的拓扑。

2.3 AI 芯片常用性能指标

评估 AI 芯片的性能需要多维度的指标体系，任何一个单一指标都不足以反映芯片的实际效能。

算力指标：FLOPS 或 TOPS 是最直观的算力度量，但不同精度下的算力值不可直接比较。同一芯片的 FP32 FLOPS 通常远低于 FP16 或 FP8/FP4 的 FLOPS（如 NVIDIA Blackwell 的 FP4 算力为 20 PFLOPS，而 FP32 仅为其数十分之一）。此外，理论峰值 FLOPS 与模型训练/推理中的实际利用率（通常为 30% – 60%）存在显著差距，这一差距主要由访存延迟、通信阻塞和算子实现效率决定。稀疏算力（利用神经网络中大量零值进行跳零计算）可以带来额外的 2× 吞吐量提升，但前提是模型能够实现足够的结构化稀疏度。

存储指标：显存容量决定单芯片能“放得下”多大的模型，是大规模训练的基础约束；显存带宽则是推理场景下最关键的指标——自回归解码的每步计算只需少量 FLOPs，但必须从 HBM 中读出全部权重和 KV Cache。片上 SRAM 容量决定数据在芯片内的复用效率，直接影响关键算子的实际利用率。

通信指标：芯片间互连带宽（如 NVLink 1.8 TB/s、TPU ICI 1.2 TB/s）决定多卡并行的扩展效率。跨节点网络带宽（InfiniBand NDR 400 GB/s、以太网）则是集群级训练和推理的通信基础。

能效指标：FLOPS/W 或 TOPS/W 衡量单位功耗的计算产出。在大规模部署场景下，电力成本可能超过硬件采购成本，能效正在成为数据中心选址和芯片选型的优先指标。IEA 的报告指出，AI 数据中心的电力需求正在快速增长，提升芯片能效已成为行业共识^[16]。

软件生态指标：框架支持度（PyTorch/JAX/TensorFlow）、算子覆盖率和编译器成熟度决定了硬件能否被开发者有效使用。如果某个研究方向上关键算子不支持或性能低下，即便硬件理论指标再高，对实际开发者而言也不具备可用性。

综合来看，现代 AI 芯片的评价体系已从“比 FLOPS”演进为一张多维画像：**有效算力 = 峰值 FLOPS × 利用率**，而利用率取决于显存带宽、芯片间互连效率和软件栈质量三者的综合作用。

2.4 Roofline 模型与“存储墙”问题




图 2.2 Roofline 模型示意²

Roofline 模型是分析计算平台性能瓶颈的经典框架。其基本思想是：以计算强度（FLOPs/Byte）为横轴、可达到性能（FLOPS）为纵轴，平台的性能上限由两条“屋顶线”共同决定，水平线对应峰值算力，斜线对应峰值内存带宽（FLOPS = 带宽 × 计算强度）^[17]。当应用计算强度低于两线交点时，性能主要受带宽限制（memory-bound）；高于交点时，主要受算力限制（compute-bound）。这一模型说明，计算平台的实际性能取决于算力与数据供给能力的共同约束，如图 2.2 所示。

²来源：Wikimedia Commons

将 Roofline 模型应用于大模型推理场景，可以更直观地理解“存储墙”问题。自回归解码过程中，每生成一个 token 的计算量相对有限，但数据搬运量包括读取模型权重和 KV Cache，因此计算强度很低，通常低于当前高端 GPU 的 Roofline 拐点。这也是推理场景普遍处于带宽受限区、芯片设计因而更加重视显存带宽的重要原因。

FlashAttention 是理解“减少数据搬运比堆算力更有效”这一命题的最佳案例。标准注意力计算需要将 $N \times N$ 的注意力矩阵写入 HBM 再读回，内存复杂度为 $O(N^2)$ ，在大序列长度下成为显存带宽的瓶颈。如图 2.3 所示，FlashAttention 通过分块 (tiling) 策略，将 Q、K、V 矩阵切分成适合片上 SRAM 的小块，配合在线 Softmax 重缩放技术，在 SRAM 内完成全部注意力计算而无需向 HBM 写回中间矩阵；反向传播时则通过存储归一化统计量并进行重计算，避免存储中间注意力矩阵，将 HBM 访问量减少了数倍，内存复杂度降至 $O(N)$ ^[18]。这一工作的核心启示是：算法的 I/O 复杂度才是决定实际性能的关键，而非仅考虑浮点运算量的多少。




图 2.3 FlashAttention 分块策略示意³

从体系结构角度看，围绕“存储墙”的应对已扩展到多个层面：HBM4 通过 2 TB/s 的单栈带宽缓解显存带宽压力^[11]，更大的片上 SRAM 为 tiling 提供更多缓冲空间，近存计算和存算一体则尝试进一步减少数据搬运。后续章节将分别讨论这些方向。

³ 来源：Dao et al., 2022^[18]

第3章 典型算力芯片体系结构分析

3.1 GPU 架构：从图形处理到通用 AI 加速

3.1.1 GPU 的基本体系结构与 AI 适用性

GPU 的体系结构根基在于 SIMT (Single Instruction, Multiple Threads) 执行模型。与 CPU 追求单线程低延迟不同, GPU 以吞吐量为首要目标, 将成千上万个线程组织为 warp (NVIDIA, 32 线程) 或 wavefront (AMD, 64 线程) 进行调度。同一 warp 内的所有线程共享指令流、操作不同数据, warp 级调度器在每个时钟周期选择一个就绪 warp 发射指令, 通过线程级并行来隐藏内存访问延迟。一个流式多处理器 (SM) 可同时驻留多达 64 个 warp (2048 个线程), 当某个 warp 因访存停滞时, 调度器可立即切换到另一个就绪 warp, 以零开销的上下文切换保持 ALU 持续饱和。

GPU 的多级存储层次是支撑 AI 负载高效执行的关键。以 NVIDIA A100 为例, 每 SM 配备约 256 KB 的寄存器文件 (容纳 65536 个 32 位寄存器) 和 192 KB 的可配置共享内存/L1 Cache (可灵活分配为最大 164 KB 共享内存), SM 间共享 40 MB L2 Cache, 片外则通过 HBM2e 提供高达 2 TB/s 的带宽。这种“寄存器→共享内存→L2 Cache→HBM”的层次结构, 使得 AI 算子可以通过 tiling 策略将频繁访问的数据块保留在低延迟的片上 SRAM 中, 大幅减少对 HBM 的带宽压力^[6]。

Tensor Core 是 GPU 在 AI 计算能力上实现质的飞跃的关键。自 Volta 架构 (2017) 引入第一代 Tensor Core 以来, 每一代都在精度支持和吞吐量上大幅跃升: Volta 支持 FP16 矩阵乘加, A100 (Ampere) 引入 TF32 和 BF16 并支持 2:4 结构化稀疏带来 2× 吞吐量提升, H100 (Hopper) 引入 FP8 Transformer Engine, 而 Blackwell 进一步下探至 FP4 精度。Tensor Core 在一个时钟周期内完成 4×4 矩阵的乘加运算, 配合 warp 级的矩阵分块策略 (warp-level matrix multiply-accumulate), 其 GEMM 利用效率可达 70% 以上——远高于通用 SIMD 单元在相同负载上的表现^[2]。

GPU 的核心竞争力在于兼顾通用性与高吞吐。相比 CPU，它在矩阵计算上通常高出两个数量级；相比 TPU 和 NPU，它保留了更完整的图形渲染与通用计算能力，不受单一模型结构限制。CUDA 生态涵盖 cuDNN、TensorRT、NCCL 和 Transformer Engine，使新算法从论文实现到 GPU 高效运行的时间通常短于其他硬件平台。然而，GPU 的代价也较为明确：通用性带来的复杂控制逻辑仍占用较多芯片面积和功耗，单卡功耗已由 300W 提升至 1000W，传统 PCIe 插卡形式的显存容量上限也成为大模型训练的约束之一。

3.1.2 典型案例：NVIDIA Blackwell 架构

NVIDIA Blackwell 架构于 2024 年发布。与前几代产品相比，Blackwell 的关注点已由单颗 GPU 扩展到以 GPU 为中心的机柜级 AI 系统^[2]。

在计算单元层面，Blackwell 搭载第二代 Transformer Engine，支持逐层、逐张量的动态精度选择，精度范围下探至 FP4 (NVFP4)。FP4 格式将单精度数据的存储和带宽需求压缩为 FP16 的 1/4，通过微张量缩放 (micro-tensor scaling) 技术——在张量级别调整缩放因子而非统一全局缩放——在精度损失可控的前提下将推理吞吐量翻倍。第五代 Tensor Core 同时支持 FP4/FP8/FP16/BF16/FP32/FP64 全精度范围，并针对注意力层做了专用加速优化，使得 MoE 模型推理性能较 H100 提升达 30 倍。

从体系结构角度看，Blackwell 的重要变化主要体现在存储与互连上。单 GPU 配备 180 GB HBM3e，带宽为 8 TB/s；GB200 Grace-Blackwell Superchip 则通过 NVLink-C2C (900 GB/s 双向带宽) 将 Grace ARM CPU 与两个 Blackwell GPU 连接到统一内存空间中，使 CPU 可以直接访问 GPU 显存。第五代 NVLink 提供每 GPU 1.8 TB/s 的双向互连带宽，NVLink Switch 将 72 个 Blackwell GPU 组成单一 NVLink 域，总互连带宽为 130 TB/s^[2]。

DGX GB200 NVL72 体现了这种由芯片走向系统的组织方式。一个标准机柜集成 18 个计算节点，共含 36 颗 Grace CPU 和 72 颗 Blackwell GPU，总计 13.4 TB HBM3e 显存，FP4 稀疏算力为 1.44 EFLOPS，系统功耗约 120 kW，并采用直接液冷散热。从体系结构角度看，NVL72 的特点在于其互连带宽足以支持 72 颗 GPU 组成统一 NVLink 域，使跨 GPU 访问显存的开销显著降低，如图 3.1 所示。




图 3.1 NVIDIA GB200 NVL72 机柜与 NVLink 域拓扑⁴

3.1.3 典型案例：AMD Instinct MI350 架构

AMD 以 CDNA 4 架构和 Instinct MI350 系列在 AI 加速器市场上形成了与 NVIDIA 不同的技术路线^[3]。

CDNA 4 采用 TSMC 3nm 工艺，集成约 1850 亿晶体管，由 8 个计算芯粒（XCD）通过第四代 Infinity Fabric 互连组成。Matrix Core 原生支持 MXFP4、MXFP6、MXFP8 等显微缩放格式，与 NVIDIA 的 NVFP4 在思路接近，但 AMD 将 Microscale 作为开放格式提供。MI350X 的 FP4/FP6 峰值算力约为 18.5 PFLOPS，FP8 约为 9.3 PFLOPS。存储系统方面，MI350 配备 288 GB HBM3E、8 TB/s 带宽和 256 MB Infinity Cache（L3），显存容量较 B200 的 180 GB 高出 60%^[19]。

AMD 与 NVIDIA 的差异主要体现在软件生态和产品策略上。NVIDIA 依托成熟的 CUDA 生态，在算子覆盖率和调试工具方面具有明显优势；AMD 则依托 ROCm 7、HIP C++ 运行时以及对 PyTorch、JAX、TensorFlow 的原生支持，强调开放性与定制空间。对于追求快速部署的场景，CUDA 仍更具工程效率；对于希望降低厂商锁定、开展深度定

⁴来源：NVIDIA Technical Blog^[2]

制的场景，ROCm 提供了替代方案。MI350 的 288 GB HBM3E 也说明，AMD 当前更倾向于以显存容量和带宽弥补软件生态上的差距。

3.2 TPU 架构：面向矩阵计算的专用加速器

3.2.1 TPU 的基本思想与脉动阵列体系结构

Google TPU 是领域专用架构（DSA）的代表性案例。第一代 TPU（2015 年部署）仅支持 5 条 CISC 指令——Read_Host_Memory、Read_Weights、MatrixMultiply/Convolve、Activate 和 Write_Host_Memory——没有程序计数器、分支预测和乱序执行。这种高度简化的设计带来了较高的硬件效率：在 75W 功耗和小于 331 mm² 的芯片面积上，实现了 92 TOPS INT8 推理吞吐量，比同期 CPU 和 GPU 的性能功耗比分别高出 29 倍和 15 倍^[8]。其芯片架构如图 3.2 所示。




图 3.2 第一代 TPU 芯片架构框图⁵

脉动阵列（systolic array）是 TPU 体系结构的核心。第一代 TPU 的矩阵乘法单元（MXU）是一个 256×256 的 MAC 阵列，权重从顶部预加载并保持静止（weight-stationary 数据流），输入数据从左向右逐拍传递，每个 PE 在每个周期完成一次乘加操作。这种架构有三个直接优势：一是数据流规则，PE 之间的互连可以局部化，从而减少长线延迟和复杂 NoC 路由；二是每个 PE 只访问本地寄存器，减少了对大容量 SRAM 的重复访问，使能耗更多集中在算术计算；三是控制逻辑较为简化，MXU 内部没有独立指令流，数据

⁵来源：Jouppi et al., 2017^[8]

流动主要由固定流水线驱动。脉动阵列的设计思路是在牺牲部分可编程性的前提下，提高 GEMM 运算的效率和能效^[8]。其数据流如图 3.3 所示。




图 3.3 256×256 脉动阵列数据流示意⁶

TPU 的演进反映了 DSA 设计重点的变化：v1 主要面向推理，v2/v3 扩展了训练能力并引入 HBM 与浮点训练支持，v4 通过光电路交换机 OCS 和 SparseCore 进一步扩展系统规模与嵌入处理能力，v7 Ironwood 则再次强化了推理场景^[4,9]。各代产品的设计取舍都与当时的主要应用需求相对应。

3.2.2 典型案例：Google Ironwood TPU

Google 在 2025 年发布第七代 TPU Ironwood，并将其定位为首款“面向推理时代的 TPU”。这一表述反映出芯片设计重心正在由训练 FLOPS 转向推理吞吐量和能效^[4]。

Ironwood 的硬件规格体现了这一重心转移。单芯片 FP8 算力达 4614 TFLOPS，配备 192 GB HBM（7.37 TB/s 带宽）和 1.2 TB/s 的芯片间互连（ICI）双向带宽。9,216 芯片组成的 Superpod 总计提供 42.5 EFLOPS FP8 算力和 1.77 PB 共享 HBM，采用先进液冷系统维持约 10 MW 的整 pod 功耗。在架构层面，Ironwood 采用双 chiplet 设计以提升制

⁶来源：Jouppi et al., 2017^[8]

造良率和热管理能力，通过 3D Torus 互连最小化片间通信距离，并保留了光电路交换机（OCS）以支持计算资源在 pod 内的动态重配置^[4]。

Google 对 Ironwood 的表述随后有所扩展。发布时强调其推理定位，Cloud 文档中则将其描述为同时支持大规模训练与推理的产品。这一变化说明，DSA 芯片在商品化阶段往往需要覆盖更广的用例，以支撑平台化部署。

增强型 SparseCore 是 Ironwood 中较有代表性的专用单元。SparseCore 面向超大嵌入表操作设计，这类操作在推荐系统排名、金融建模和 MoE 路由中较为常见，而传统 GEMM 单元的处理效率较低。Google 在芯片面积和功耗上投入约 5% 的额外开销，换取 5–7 倍的嵌入吞吐量提升，体现了为特定负载引入专用单元的设计思路。

3.2.3 TPU 第八代架构分化：TPU 8t 与 TPU 8i

Google 在 2026 年发布的第八代 TPU 中，首次将训练与推理拆分为 TPU 8t (training) 和 TPU 8i (inference) 两类产品。这为训练与推理需求分化提供了直接的产业案例^[20]。

训练版 8t 侧重 GEMM 吞吐量、HBM 容量和 all-reduce 通信带宽，以支撑大规模分布式训练中的参数、梯度和优化器状态传输。推理版 8i 则更重视低延迟调度、高并发批处理吞吐和低功耗运行，主要面向自回归解码这类计算强度较低而带宽压力较大的负载。这与第二章 Roofline 模型的分析一致。Google 将两者拆分为独立 SKU，说明训练和推理对体系结构的要求已难以由同一款芯片同时兼顾。

3.3 NPU 架构：面向专用 AI 加速的神经网络处理器

3.3.1 NPU 的基本定位与典型结构

NPU 是 DSA 思想在低功耗、端侧和嵌入式场景下的具体形态。与 GPU 的“通而不泛”和 TPU 的“云原生”不同，NPU 的设计哲学是“刚好够用”——在严格的功耗预算和面积约束内，为特定类型 AI 模型（推理为主）提供最佳的能效比。NPU 的应用场景覆盖从手机 SoC 中的 AI 加速模块（如 Apple Neural Engine）到自动驾驶感知芯片、智能摄像头 SoC 和边缘 AI 推理服务器。

典型 NPU 的结构模板可以概括为六个核心模块: MAC 阵列(矩阵/卷积加速的主体, 规模从数十到数千 MAC 不等)、片上 SRAM/Scratchpad(软件显式管理的数据缓冲, 无硬件控制的 cache)、DMA 引擎(在片外 DRAM 和片上 SRAM 之间进行数据搬运)、量化计算单元(支持 INT8/INT4 等低精度格式)、激活与池化单元(逐元素非线性操作和降采样)以及指令调度器(管理计算任务的流水线和依赖关系)。


MIT Eyeriss 是 NPU 领域的经典学术原型, 其核心贡献是提出了行固定(row-stationary)数据流。传统数据流设计只能在“权重固定”和“输出固定”两种复用策略中二选一, 而行固定通过将卷积的滤波器行、特征图行和部分和在 PE 阵列中以不同方向流动, 在寄存器、PE 间通信和全局缓冲区三个层次分别最大化不同类型的数据复用, 实现了 1.4 – 2.5 倍的能效提升。Eyeriss 在 65nm 工艺下运行 AlexNet 仅需 278 mW 功耗, DRAM 访问量低至每次 MAC 仅 0.0029 次——这意味着绝大部分数据复用都在片内完成。NVIDIA NVDLA 则将 NPU 的结构模板标准化为开源 IP, 定义了卷积核心、单数据处理单元(SDP, 负责激活函数/批归一化/逐元素运算)、平面数据处理单元(PDP, 负责池化)和数据重塑引擎(RUBIK, 负责张量转置/切分/合并)的标准化模块划分, 成为 NPU 硬件设计的参考模板。

3.3.2 典型案例：华为昇腾 NPU

华为昇腾是国内产业化程度最高、公开技术资料最丰富的 AI 芯片系列。其核心计算单元 AI Core 采用自研 DaVinci 架构, 内部由三组异构计算单元构成: Cube、Vector 和 Scalar, 形成三条独立执行的流水线^[5]。其 AI Core 架构如图 3.4 所示。

Cube 单元是计算核心的主力。它是一个面向矩阵乘法的 3D 脉动阵列, 单条指令完成两个 16×16 矩阵的相乘(即 $16^3 = 4096$ 次乘加运算, 这也是“Cube”名称的由来), 支持 INT8、INT4 和 FP16 精度格式。Cube 通过分块(tiling)策略处理任意规模的大矩阵——将输入矩阵切分成 16×16 的子矩阵分步计算后累加合并。Vector 单元负责 Cube 不擅长的逐元素向量运算(激活函数、池化、数据格式转换等), 在数据流中充当 Cube 输

出与写回缓冲区之间的桥梁。Scalar 单元则相当于 AI Core 内的微型控制器，负责程序流控制、循环计数、地址计算和指令分发。

图 3.4 昇腾 DaVinci AI Core 架构⁷

这种三单元异构设计的关键优势在于并行流水：当 Cube 正在计算当前块的矩阵乘法时，Vector 可同时处理上一块的激活函数，Scalar 可同时准备下一块的指令和地址——三条流水线异步并行、全链路重叠，最大化硬件利用率。存储体系方面，昇腾采用多级片上 buffer（L0A/L0B/L0C/统一缓冲区 UB）替代传统 cache，由软件通过 DMA 显式管理数据搬移；MTE（存储转换引擎）硬件固化数据格式转换和 Im2Col 操作，大幅提升卷积预处理的效率。CANN 软件栈提供了从 Ascend C 算子开发、自动调优、图编译到 Profiling 和 Roofline 瓶颈分析的完整工具链，配合 MindSpore 深度学习框架，形成了从硬件到软件的纵向闭环^[5]。

3.3.3 典型案例：寒武纪思元系列

寒武纪的独特价值在于其“从学术到产业”的全链条演进。其学术源头 Cambricon ISA 于 ISCA 2016 发表，并在近 300 篇投稿中获得最高评分，开创性地定义了面向神经网络的专用指令集架构^[7]。

Cambricon ISA 的设计选择与神经网络负载特征高度相关：64 位定长 RISC 指令减少了可变长译码的功耗和面积开销；指令被划分为计算、逻辑、控制和数据搬运四类；Scratchpad Memory 用于替代通用寄存器堆，以适应不同层张量维度变化较大的特点；复

⁷来源：华为昇腾开发者文档^[5]

杂多级 cache 体系被简化,仅对标量数据保留 L1 Cache,因为神经网络的数据局部性更多依赖对权重和特征图的显式复用。该 ISA 可覆盖 10 类代表性神经网络,代码密度较 x86 提高约 10 倍,功耗约为主流 GPU 的百分之一^[7]。

产业层面,寒武纪由 DianNao 系列学术加速器发展到思元系列商用芯片:思元 370 采用 chiplet 双芯粒架构,思元 590 面向云端训练,思元 220 面向边缘推理。配套的 NeuWare 软件栈包含 BANG C 编程模型、CNCC 编译器、MagicMind 推理引擎和集体通信库。与华为昇腾的全栈路线相比,寒武纪采用独立芯片公司加第三方框架适配的模式,在软件生态建设上压力更大,但对开源社区和标准框架的兼容性投入也更积极。这两条路线体现了国产 AI 芯片在自主可控与生态兼容之间的不同取向。

3.4 其他新型 AI 芯片架构

3.4.1 晶圆级引擎: Cerebras WSE-3




图 3.5 Cerebras WSE-3 晶圆级芯片与传统 GPU 的尺寸对比⁸

Cerebras WSE-3 采用晶圆级集成方案,通过将大量计算核心放在同一片硅上来减少芯片间通信。WSE-3 采用 TSMC 5nm 工艺,在 46,225 mm² 的晶圆级芯片上集成了 4 万亿个晶体管 and 90 万个 AI 优化核心,配备 44 GB 片上 SRAM,片内内存带宽为 21 PB/s,约为 NVIDIA H100 片上带宽的 880 倍^[10]。其芯片外观如图 3.5 所示。

⁸来源: Cerebras Systems^[10]

从体系结构角度看，WSE-3 的设计策略是：用片上通信替代片间通信。传统 GPU 集群在训练大模型时需要昂贵的多卡通信 (NVLink/InfiniBand)，通信开销常常占据训练步时的 30% – 50%。WSE-3 通过将所有计算核心放在同一片硅上，使得核心间通信延迟和功耗降至最低——214 PB/s 的核心间互连带宽约 3715 倍于 GPU 间的互连带宽^[10]。其 MemoryX 技术可将外部存储扩展至 1.2 PB，单 CS-3 系统可训练 24 万亿参数模型而无须模型并行切分，训练代码量减少至 GPU 集群的 3%。

WSE-3 的代价也较为明确：晶圆级芯片需要引入缺陷容忍和冗余逻辑来应对良率问题，功耗和散热密度很高，单系统功耗约 23 kW，且通用可编程性弱于 GPU，因此更适合与其片上资源规模相匹配的超大模型负载。该方案说明，在部分场景中，减少通信次数可能比单纯提高通信速度更有效。

3.4.2 存算一体芯片

如果说 WSE-3 是在“片内”消除通信，存算一体 (Compute-in-Memory, CIM) 则是在“存储器内部”完成计算——从器件层面突破冯·诺依曼架构的计算-存储分离限制。在传统架构中，数据从 DRAM/HBM 搬运到片上 SRAM 再到 ALU 的能耗常常远超 ALU 本身的计算能耗。CIM 的基本思路是：在存储器阵列内部嵌入计算能力，使得数据在被读出之前就已完成部分或全部运算。

CIM 的技术路线分化为两大方向。模拟域 CIM 利用 ReRAM、PCM 或 Memristor 等新型存储器件的物理特性——在交叉阵列中直接利用欧姆定律和基尔霍夫电流求和实现矩阵向量乘法，能效极高但计算精度受限（典型 4 – 6 位有效精度），且受器件变异和噪声影响，适用于对精度不敏感的推理场景。PUMA 是模拟域 CIM 的标志性学术工作，完整定义了基于 Memristor 的 ISA 和编译栈，证明了存算一体加速器的可编程性。数字域 CIM 在 SRAM 阵列边缘嵌入小型 ALU，利用 SRAM 的高并行读出行在数据输出路径上完成累加，计算精度与传统数字电路一致但能效提升不如模拟方案。

当前 CIM 整体仍处于学术原型和早期工程芯片阶段。从实验室成功到量产部署，还需要克服精度保障、可靠性测试、工艺兼容性和 EDA 工具链等一系列挑战。但 CIM 代

表的方向——“计算发生在数据所在之处”——对 AI 芯片应对“存储墙”问题的长期价值不容低估。

3.4.3 类脑芯片

类脑计算（neuromorphic computing）代表了与主流 DNN 加速路线差异较大的方向。Intel Loihi 2 是该领域较成熟的代表性芯片：采用 Intel 4（7nm）工艺集成 128 个神经拟态核心，每个核心支持 8192 个脉冲神经元，单芯片共 100 万神经元和 1.2 亿突触。2024 年部署的 Hala Point 系统由 1152 颗 Loihi 2 芯片组成，总计 11.5 亿神经元和 1280 亿突触，整机功耗约 2600W。

Loihi 2 的核心计算机制是脉冲神经网络（SNN）。与传统 DNN 中各层神经元同步前向传播不同，SNN 以脉冲序列编码信息，并采用事件驱动计算方式，仅在脉冲到达时激活，因此具有较强的稀疏性和异步性。在部分传感数据处理任务中，Loihi 2 的速度可达传统 GPU、CPU 的 50 倍，同时能耗约为其 1%。但 SNN 的训练算法仍不成熟，主流 Transformer 和 DNN 模型也无法直接迁移到类脑平台，因此其短期内仍难以成为通用 AI 加速方案。类脑芯片更可能首先应用于神经科学研究、低功耗传感器数据处理和边缘自主决策等场景。

第4章 GPU、NPU、TPU 的体系结构对比

4.1 架构定位对比

GPU、TPU、NPU 和 WSE-3 四类芯片的定位差异可以用“三维权衡”框架来理解：可编程性、峰值性能和能效构成一个难以同时最优的三角，不同芯片在其中的取舍各不相同，如表 4.1 所示。

表 4.1 GPU、TPU、NPU 与 WSE-3 架构定位对比

类型	主要定位	通用性	专用效率	核心代价
GPU	通用并行计算、AI 训练与推理	最高	中	功耗高（单卡 700 – 1000W）、单片 HBM 容量有限
TPU	深度学习专用加速	低	高	通用计算能力弱、云上封闭生态
NPU	端侧/边缘/专用 AI 推理	最低	最高（目标场景）	灵活性受限、生态碎片化
WSE-3	超大规模 AI 专用计算	极低	极端（片上通信优势）	良率、成本、可用场景限制

从“平台 vs 组件”的维度看，四类芯片处于不同的系统角色：GPU 是平台——硬件不预设特定模型结构，灵活性由 CUDA 软件栈定义，开发者可以在同一片 GPU 上运行 CNN、Transformer、物理仿真或光线追踪；TPU 是加速器——硬件假设了以矩阵乘法为主的负载特征，但仍通过软件可编程性保留了适配多种模型的能力；NPU 通常是组件——不独立存在，而是嵌入 SoC、手机、摄像头或自动驾驶域控制器的一部分；WSE-3 是专用引擎——为特定规模（超大模型）的超大规模工作负载做全系统优化，牺牲了大部分通用性以换取峰值效率。

这一三维权衡框架揭示了一条根本规律：没有全维度最优解。GPU 在可编程性轴上最远但功耗代价最大；WSE-3 在性能和片内互连轴上极远但只能适用于特定规模的负载；NPU 在能效轴上最优但灵活性最低；TPU 则在三者之间找到了一个面向云上 AI 场景的平衡点。

4.2 计算单元对比

四类芯片的计算单元设计回答的是同一个问题——“如何最高效地完成矩阵乘法”——但答案形成了从通用到专用的连续光谱，如表 4.2 所示。

表 4.2 各类芯片计算单元对比

芯片类型	计算单元	执行模型	矩阵乘法策略	精度范围
NVIDIA GPU	CUDA Core + Tensor Core	SIMT + warp-level MMA	Tensor Core 4×4 MMA 指令	FP4 – FP64
AMD GPU	Stream Processor + Matrix Core	SIMT + wavefront	Matrix Core microscaling	FP4 – FP64
Google TPU	MXU + VPU + SparseCore	CISC 指令驱动	256×256 weight-stationary 脉动	INT8 – BF16
华为 NPU	Cube + Vector + Scalar	三条流水线并行	16×16×16 3D 脉动	INT4 – FP16
WSE-3	90 万细粒度核心	数据流 + 全局 SRAM	分布式细粒度 MAC	可配置

从表 4.2 可以提炼出计算单元演进的三个规律：

GEMM“硬化”程度递增。GPU 的 Tensor Core 仍需 warp 调度器显式发射 MMA 指令——保留了 SIMT 的通用性，允许在同一 SM 上混合执行 GEMM 和非 GEMM 指令流。TPU 的脉动阵列则将数据流和时序完全硬化为固定的二维流水线——去除了指令流开销，但失去了在 MXU 内部插入非 GEMM 操作的能力。WSE-3 进一步将 90 万个核心的结构和互连完全固定——硬化程度最高，GEMM 效率也最高，但适应新算子的能力最弱。硬化程度与灵活性之间的权衡，是 DSA 设计的核心矛盾。

精度范围的策略差异。NVIDIA 和 AMD 提供 FP4 到 FP64 的全精度覆盖，并非因为 AI 需要 FP64，而是因为通用性定位要求 GPU 同时服务 HPC（双精度）和 AI 训练推理（低精度）。TPU 和 NPU 仅覆盖其目标负载所需的精度范围（INT8/BF16/FP8），不浪费面积在无用格式上——这是 DSA 设计哲学在精度维度的直接体现。

非 GEMM 专用辅助单元的涌现。随着 AI 负载复杂化，“99% 的算力来自 GEMM”的时代已经过去。TPU 的 SparseCore 专为超大嵌入表查找加速（推荐系统、MoE 路由），以 5% 的芯片面积换取 5 – 7 倍的嵌入吞吐量。昇腾的 MTE（存储转换引擎）将 Im2Col 和格式转换硬件固化，消除卷积预处理的软件开销。Blackwell 在 Tensor Core 中增加了

针对注意力层的硬件优化。这些“非 GEMM 专用单元”的出现说明，AI 加速器的竞争正在从“谁的 GEMM 更快”扩展到“谁能更高效地处理 GEMM 之外的长尾操作”。

4.3 存储结构对比

第二章的 Roofline 分析表明，推理场景下显存带宽比峰值算力更关键。本章从各芯片的实际存储设计出发，验证这一定量判断，如表 4.3 所示。

表 4.3 各类芯片存储结构对比

芯片类型	片外存储	片上 SRAM	管理方式	关键设计选择
NVIDIA B200	192GB 8TB/s	HBM3e, 20MB L1/SMEM + 126MB L2	Cache + 可配置 SMEM	warp tiling 利用共享内存
AMD MI350X	288GB 8TB/s	HBM3E, 256MB Infinity Cache (L3)	Cache	大 L3 减少 HBM 往返
Google Ironwood	192GB 7.37TB/s	HBM, CMEM+VMEM + spMEM	软件显式管理	编译器精确排布数据流
华为昇腾 910	HBM, 1.2TB/s	L0A/L0B/L0C + UB	软件显式管理 + DMA	MTE 硬件固化格式转换
WSE-3	44GB 片上 SRAM	全部片上	软件/数据流	消除片外存储延迟

从存储管理方式的角度，可以归纳为三种设计哲学：

“Cache 自动管理”路线（GPU）。硬件通过 cache 一致性协议自动管理数据在存储层次间的迁移，软件不需要指定搬移时机和位置。适合通用性要求高的场景——同一块芯片可能上午跑 GPT 推理、下午跑气候模拟。但 cache miss 的不可预测性使得实际性能难以接近理论峰值：即使在高度优化的 GEMM kernel 中，缓存失效也会偶尔将 SM 利用率从 90% 拉低至 60%。

“Scratchpad + 软件显式管理”路线（TPU/NPU）。编译器或程序员通过 DMA 精确控制数据搬移的时机和位置，每个 kernel 的数据流在编译期已被排布完毕，执行期无 cache miss。从 Roofline 的角度看，scratchpad 路线的核心优势是可以精确达到接近峰值带宽的操作强度——但前提是编译器足够成熟，能正确推断出最优的 tiling 尺寸和数据复用模

式。这也是 TPU 和昇腾都投入大量工程资源在编译器（XLA/CANN 图编译）上的根本原因。

“消除片外存储”路线（WSE-3）。44GB 全部片上 SRAM，直接取消了 cache vs scratchpad 的对立。代价是总容量受限于晶圆面积（目前 44GB，约为 B200 HBM 容量的 23%），在需要超大容量存储的超大规模模型场景中仍需 MemoryX 外部扩展。

HBM4 标准（2025 年 JEDEC 发布）将单栈带宽提升至 2 TB/s、容量提升至 64GB，为所有路线同时提供了更大的“屋顶”^[11]。但无论带宽多大，“如何用好带宽”仍然是一个体系结构问题——cache 路线的随机访存模式会将可用带宽打折扣，而 scratchpad 路线需要编译器持续投入以跟上模型结构的快速演变。

4.4 互连结构对比

单芯片性能增长正在逼近物理极限，多芯片互连已成为决定系统性能的二次方因素。第三章已分别描述了各芯片的互连方案，本节从“互连范围×带宽×延迟×拓扑”四维空间进行横向比较，如表 4.4 所示。

表 4.4 各类芯片互连方案对比

互连范围	NVIDIA	AMD	Google TPU	国产方案
片内 chiplet	NVLink-C2C (900GB/s)	Infinity Fabric 4	—	寒武纪 chiplet 互连
节点内多卡	NVLink 5 (1.8TB/s/ GPU)	Infinity Fabric	—	HCCS (昇腾)
机柜内跨节点	NVLink Switch (130TB/s)	—	ICI (1.2TB/s 双向)	—
跨机柜集群	InfiniBand NDR (400Gb/s)	以太网/InfiniBand	OCS 光互连	RoCE/自研

互连已成为第一优先级的设计维度。Blackwell NVL72 在 72 GPU 的 NVLink 域内投入 130 TB/s 的总互连带宽，比单 GPU 的 HBM 带宽（8 TB/s）高出超过一个数量级。这一投资的代价是整机柜 120 kW 的功耗和液冷系统——互连的功率预算正在追赶计算单元的功率预算。

光电路交换（OCS）与电交换代表了两种不同的互连哲学。Google TPU v4 和 Ironwood 使用 OCS 在毫秒级动态重配置 pod 内拓扑：一个 4096 芯片的系统可以被切分为任意形状的 slice——64 芯片的紧耦合 torus 用于训练、256 芯片的松散连接用于批量推理——拓扑随作业需求而变。NVIDIA 和 AMD 则延续纯电交换路线——NVLink Switch 和 InfiniBand 提供确定性的低延迟和高可靠性，但拓扑在部署时已经固化。OCS 的优势是灵活性，代价是增加了光模块的成本和复杂运维；电交换的优势是稳定成熟，代价是拓扑一旦固化就无法动态重配置^[9]。

并行策略与互连之间存在紧密的映射关系。数据并行的 all-reduce 梯度同步需要高带宽的全互联——这正是 NVLink Switch 全互联拓扑和 InfiniBand 擅长的模式。模型并行的层内切分依赖低延迟的点对点通信——机柜内 NVLink 和 TPU ICI 天然适配。专家并行（MoE）的 all-to-all 通信对 bisection bandwidth 要求极高，任何跨 NVLink 域边界的通信都会遭遇“带宽悬崖”。所谓带宽悬崖：NVL72 域内 1.8 TB/s → 跨域 InfiniBand 约 50 GB/s，差距约 36 倍。这意味着作业调度必须尽可能将通信密集型任务限制在单个 NVLink 域或 TPU ICI 域内——这就是拓扑感知调度在 AI 集群中如此关键的原因。

4.5 软件生态对比

AI 芯片竞争不是纯硬件竞争，而是“硬件—编译器—框架—算子库—开发者体验”综合体的竞争。一款芯片即便硬件指标领先，如果不能被开发者有效使用，在产业竞争中就没有实际意义，如表 4.5 所示。

表 4.5 各类芯片软件生态对比

芯片系列	核心软件栈	框架支持	算子库/编译器	生态特点
NVIDIA GPU	CUDA	PyTorch/JAX/TF 等支持	cuDNN/TensorRT/NCCL/TE	产业最成熟的封闭生态
AMD GPU	ROCm/HIP	PyTorch/JAX 支持增强中	MIOpen/Composable Kernel	开源开放策略，追赶中
Google TPU	XLA/OpenXLA	JAX 最优，PyTorch 通过 XLA	XLA HLO 编译优化	云原生软硬件协同设计

续表 4.5

芯片系列	核心软件栈	框架支持	算子库/编译器	生态特点
华为昇腾	CANN	MindSpore 原生 , PyTorch 适配	Ascend C 算子开发/ Profiling	全栈自主研发
寒武纪	NeuWare	PyTorch/TF 适配中	BANG C/CNCC/ MagicMind	学术驱动产业化

软件生态的壁垒可以分为三个层次，每层攻克难度不同：

算子覆盖率（基础层）。一个现代 Transformer 模型可能调用上百种算子。GPU 的 cuDNN 经过十余年积累，算子覆盖超千种；新兴芯片最薄弱环节往往是“长尾算子”——GEMM 很快，但 LayerNorm 可能慢 10 倍，GELU 可能需要回退到 CPU 执行。昇腾的 Ascend C 和寒武纪的 BANG C 提供了自定义算子开发框架，将长尾算子的开发成本从“写 CUDA kernel”降至“写类 C 代码”——核心策略是以快速补齐长尾算子覆盖来缩小与 CUDA 的可用性差距。

编译器成熟度（中间层）。从框架的高层算子图到硬件可执行指令，编译器的融合策略、内存规划和自动调优质量决定了最终的实际利用率。XLA 和 TVM 在 TPU/GPU 上已积累了多年的 graph pattern 优化经验；CANN 的图编译针对 DaVinci 架构做了 Cube/Vector 指令的自动划分等专用优化，但在非 MindSpore 框架上的性能仍需追赶。

开发者体验（应用层）。文档质量、调试工具（如 NCCL Nsight 对 kernel stall 原因和 L2 hit rate 的细粒度剖析）、社区规模和迁移成本构成最高层壁垒。CANN 也提供了 Roofline 瓶颈分析工具，但在交互友好性和社区教程积累上仍需追赶^[5]。

一个关键的结构性判断是：随着 PyTorch + OpenXLA + MLIR 等开源编译基础设施的成熟，从“能跑”到“跑得快”的门槛正在降低。这对国产芯片构成结构性利好——不再需要从零构建完整的封闭软件栈，而是可以在开源基础设施上做针对性优化。但在调试体验和算子长尾覆盖上，自研积累仍无可替代。

第5章 算力芯片关键技术趋势

5.1 从通用计算到领域专用架构 (DSA)

摩尔定律在晶体管密度维度仍在缓慢前进，但 Dennard 缩放早在 2000 年代中期即已失效——每晶体管的功耗不再随尺寸等比下降，单线程性能提升曲线趋于平坦。Hennessy 和 Patterson 在《Computer Architecture: A Quantitative Approach》中反复论证的结论是：当制程红利消退后，体系结构创新——尤其是领域专用架构 (DSA) ——成为提升性能和能效的主要杠杆^[6]。

DSA 的基本思路是尽可能去除目标负载不需要的通用机制。第一代 TPU 就是典型例子：无程序计数器、无分支预测、无乱序执行、无多级 Cache，仅用 5 条 CISC 指令驱动一个 256×256 的脉动阵列，控制逻辑只占芯片面积的 2%，却在 75W 功耗下实现了 92 TOPS INT8 推理吞吐量，其性能功耗比比同期 CPU 和 GPU 高出一个数量级^[8]。相比之下，GPU 为保持 SIMT 通用性仍保留了 warp 调度器、寄存器堆和可配置 L1/SMEM，因此兼具较强可编程性和较高专用效率。

DSA 也存在明显代价。专用性意味着硬件设计对负载特征有所预设；当负载由 CNN 转向 Transformer、再转向 MoE 和多模态模型时，这些预设就可能失效。TPU 连续多代演进，与这一点直接相关。Ironwood 强调推理定位，说明其优化目标已由训练 FLOPs 转向推理吞吐和能效^[4]。从这一点看，DSA 更适合围绕特定模型类型和场景做系统优化，而不是追求对所有神经网络负载的统一加速。

5.2 低精度计算成为主流

深度学习负载对数值精度通常比传统科学计算更具容忍度，因此低精度计算成为提高吞吐量和能效的重要手段。每降低一个精度等级，理论吞吐量通常翻倍，存储和带宽需求则减半。从 Roofline 模型看，低精度不仅提高算力上限，也提高计算强度 (FLOP/Byte)，从而使更多工作负载有机会由带宽受限区转向计算受限区。

FP32 到 FP16/BF16 的转型是深度学习训练史上的第一次精度革命：BF16 保留了与 FP32 相同的指数位宽（8 位），使梯度范围不受精度损失，成为训练的事实标准。第二次精度革命由 NVIDIA H100 的 Transformer Engine 开启——在训练中引入 FP8，通过逐张量而非全局统一的缩放因子维持训练稳定性。Blackwell 则将这一策略继续下探至 FP4：NVFP4 格式配合 micro-tensor scaling（在张量级别调整缩放因子），在精度损失可控的前提下将推理吞吐量相比 FP8 再翻倍^[2]。


AMD 等厂商推动的 Microscaling 开放标准（MXFP4/MXFP6/MXFP8）代表了低精度的另一种策略方向^[3]。与 NVIDIA 在 CUDA 生态内闭门定义 NVFP4 不同，Microscale 将低精度格式公开为行业标准，降低软件生态的适配成本——这与 ROCm 的开放策略一脉相承。量化研究的更前沿方向还包括 1-bit LLM（如 BitNet 架构），但在维持模型质量的前提下将精度压至 1-bit 仍是开放性研究问题。

5.3 存储墙与 HBM 技术演进

过去十年，GPU 峰值算力增长约 100 倍，而 HBM 带宽增长约 10 倍——算力与带宽之间的剪刀差持续扩大^[17]。如图 5.1 所示，算力翻倍周期约 2.3 年，带宽翻倍周期约 4.1 年，差距随时间加速拉大。

大模型推理恰好处于 Roofline 的带宽受限区：自回归解码每步的计算强度极低，从 HBM 读取权重和 KV Cache 的数据搬运时间远超实际计算时间。因此，HBM 带宽的每一次提升对推理吞吐的影响几乎是线性的。

HBM 的代际演进速度正在加快。HBM2E→HBM3→HBM3E→HBM4，JEDEC 于 2025 年 4 月正式发布的 HBM4 标准（JESD270-4）是这一演进的里程碑：2048-bit 接口宽度（HBM3 的两倍）、32 个独立通道、单栈带宽 2 TB/s、单栈容量最高 64 GB（16 层堆叠，32 Gb die）^[11]。SK hynix 和 Micron 均已送样 HBM4 产品，带宽甚至超过标准定义的 2 TB/s。从体系结构角度看，HBM4 的 2 TB/s 不仅是规格提升，更是推理时代的体系结构刚需——它抬高了 Roofline 的带宽天花板（斜线斜率），使一部分此前处于深度带宽受限区的推理负载有机会进入更平衡的区域。

图 5.1 GPU 算力-显存带宽增长剪刀差⁹

但 HBM 带宽的增长必须与片上存储层次设计配合才能转化为有效带宽。FlashAttention 使用 SRAM tiling 将 HBM 访问量减少数倍的工作证明：即便 HBM 带宽翻倍，不善用片上 SRAM 的 kernel 仍会使实际吞吐量远低于理论值^[18]。未来方向是 HBM + 近存计算的融合——在 HBM 堆叠的 Base Die 或 Logic Die 上嵌入简单计算单元，让部分计算（如 KV Cache 相关的归约操作）在数据“刚出 DRAM bank”时就完成，进一步减少芯片间传输带宽压力。

5.4 Chiplet 与先进封装

单芯片面积受光刻掩模尺寸（reticle limit, 858 mm²）的硬性约束。超过此限的芯片要么需要多重曝光——良率指数级下降——要么必须走 chiplet 路线。Chiplet 因而是物理必然而非锦上添花。它的价值主张是多维的：突破面积限制、提升良率（小芯粒缺陷概率更低）、允许异构工艺混搭（计算用最新节点，I/O 用成熟节点）、支持快速迭代（更新一个芯粒而非整芯片）。

第三章的案例已经展示了 chiplet 在高端 AI 芯片中的普及。NVIDIA Blackwell B200 通过 NV-HBI 连接两个 GB100 die（每个约 750 mm²，均在 reticle limit 内），实现 2080 亿

⁹数据来源：BAAI 机器学习硬件十年回顾

晶体管^[2]。AMD MI350 采用 8 个 XCD 计算芯粒（3nm 工艺）和 1 个 I/O die（6nm 工艺），通过第四代 Infinity Fabric 互连，总计 1850 亿晶体管^[3]。Google Ironwood 采用双 chiplet 设计，以提升良率并优化热管理^[4]。寒武纪思元 370 的双芯粒方案也说明，国产芯片同样在推进 chiplet 设计。

先进封装是 chiplet 的使能技术。TSMC CoWoS（硅中介层）是当前 AI 芯片 2.5D 封装的事实标准，占据了 90%+ 的市场份额，但产能极度紧张；Intel EMIB（嵌入式硅桥）按需放置高速互连桥，降低了封装成本和面积，Clearwater Forest 已用 12 个 EMIB 桥连接 17 个 tile；三星通过 I-Cube 和 X-Cube 参与竞争。UCIe 联盟将 chiplet 间互连协议标准化，目标让不同厂商的芯粒可以“即插即用”——chiplet 从每家各自封闭的方案走向开放生态^[12]。未来，chiplet + 先进封装 + UCIe 的组合将使 AI 加速器越来越像“封装内系统”。

5.5 从单芯片到机柜级 AI 系统

AI 加速器的部署单位正在由单卡扩展到整机柜。NVIDIA GB200 NVL72、Google Ironwood 9216 芯片 Superpod 和 Cerebras CS-3 分别代表了三种由芯片扩展到系统的实现方式。随着计算、存储、互连、供电和散热需要统一设计，机柜级系统本身也成为体系结构设计的重要对象。

NVL72 通过 NVLink Switch 将 72 颗 Blackwell GPU 组成单一 NVLink 域，总带宽为 130 TB/s，FP4 稀疏算力为 1.44 EFLOPS，系统功耗约 120 kW，并采用直触液冷^[2]。Ironwood Superpod 通过 ICI 和 OCS 光互连组织 9216 颗 TPU，总算力为 42.5 EFLOPS，pod 功耗约 10 MW，也采用液冷^[4]。CS-3 则以晶圆级液冷支撑单芯片 23 kW 的功率密度^[10]。这几类系统都表明，在 30 kW 以上的机柜功率密度下，液冷已逐渐成为常见配置。

另一个重要变化是，互连逐渐决定系统的有效规模。从 NVL72 的单域 72 GPU，到 Superpod 域内 576 GPU，再到 Ironwood 域内 9216 芯片，系统规模的扩展都依赖互连结构的重新组织。借用 Patterson 的表述，当系统规模足够大时，“数据中心本身就是计算机”，其拓扑、调度、容错和功耗管理都进入了体系结构讨论范围。

5.6 绿色算力与能效优化

国际能源署（IEA）2025 年发布的《Energy and AI》报告指出，2024 年全球数据中心电力消费约 415 TWh，约占全球电力消费的 1.5%；在基准情景下，到 2030 年将增至约 945 TWh，其中 AI 是主要增长因素^[16]。这说明绿色算力已成为算力基础设施设计中的基本要求。

提升算力芯片能效可以从多个层面展开。芯片层面包括低精度计算、稀疏计算和动态电压频率调节；封装与系统层面包括存算一体、液冷和 chiplet 等方案；评价层面则需要从单纯比较峰值 FLOPS 转向结合实际利用率考察有效吞吐量与单位功耗输出。随着功耗墙持续增强，能效约束已经成为体系结构设计中的重要边界条件。

5.7 国产算力芯片的发展机遇与挑战

前六节讨论的技术趋势——DSA、低精度、chiplet、HBM4、机柜级系统、绿色算力——对国产芯片而言既是追赶机遇，也是结构性挑战。

机遇方面：中国拥有全球最大的 AI 应用市场，政策明确支持自主可控，国产替代空间广阔。开源编译基础设施（PyTorch + OpenXLA + MLIR）的成熟正在降低软件生态的基础层壁垒——国产芯片不需要从零搭建完整软件栈，可以在开源基础上做针对性优化（如第四章 4.5 节所分析）。

挑战主要体现在四个方面：（1）先进制程受限。7nm 以下工艺获取受出口管制影响，晶体管密度和能效受到制约，chiplet 因而成为较现实的补偿方案。（2）HBM 供应受限。全球高端 HBM 产能集中在少数厂商手中，出口管制会直接影响国产 AI 芯片的显存配置。（3）软件生态仍需积累。虽然开源编译器降低了基础门槛，但长尾算子覆盖、调试工具成熟度和开发者社区仍需要时间建设。（4）互连标准相对薄弱。NVLink 和 InfiniBand 生态较为封闭，国产芯片在高端互连上仍需推进 UALink、自研 HCCS 或 RoCE 等方案。

后续方向可概括为三点。其一，继续加强软硬件协同，提高标准框架下的端到端性能。其二，在政企私有化部署、边缘推理和国产大模型推理等场景先形成稳定方案，再逐步扩大覆盖范围。其三，推进国产大模型与国产芯片的协同优化，通过模型—芯片定向适配提升特定任务的实际性能。

第 6 章 存在问题与挑战

6.1 峰值算力与实际利用率差距

芯片厂商公布的 FLOPS 是基于理想条件的理论峰值——全精度匹配、数据完美预取、负载完美均衡。现实中的 AI 工作负载几乎永远达不到这些条件。大模型训练中，GPU 的实际 FLOPS 利用率（Model FLOPS Utilization, MFU）通常在 30% – 60% 之间——即便在高度优化的 Megatron-LM 训练 pipeline 中，持续达到 50%+ MFU 已被视为优秀的工程成果^[13]。

利用率差距有三个主要来源。访存等待是最根本的——如第二章 Roofline 模型所揭示，大多数大模型推理 kernel 处于带宽受限区而非计算受限区，ALU 在绝大部分时间处于空闲状态等待数据从 HBM 到达。通信同步等待是多卡训练中的主要隐性开销——all-reduce 梯度同步期间，所有 GPU 必须等待最慢的参与者完成，通信瓶颈在千卡级集群中可能吞噬训练步时的 30% – 50%。软件路径未达最优则是更细微但普遍的问题——算子实现未匹配硬件最优数据流、编译器融合策略不够激进、内存布局未对齐硬件偏好，任何一个环节的次优选择都会拉低端到端利用率。

更隐蔽的问题是厂商参数之间的不可比性。不同精度下的 FLOPS 差异可达 4×——NVIDIA 标注 Blackwell 的 FP4 20 PFLOPS，但在 FP16 训练中可用算力仅为其数十分之一。稀疏 FLOPS 假设 2:4 结构化稀疏度达到 50%，但实际模型能达到该稀疏度的层有限。这些“铭牌 FLOPS”上的统计口径差异使得跨厂商、跨代际的直接比较高度不可靠。

6.2 软件生态壁垒明显

第四章从算子覆盖率、编译器成熟度和开发者体验三个层次分析了软件生态壁垒的结构。本章聚焦壁垒的最实际后果：迁移成本。

将一套在 CUDA 上已调试成熟的训练/推理 pipeline 迁移到 ROCm 或 CANN，即便有自动代码转换工具辅助，仍需要数周至数月的性能调优。问题不在于“能不能跑通”——

大多数转换工具可以生成语法正确的等价代码——而在于“跑得够不够快”。算子精度差异（FP16 累加策略不同导致的数值偏差）、编译器融合策略不同、内存布局不一致，任何一个差异都可能使迁移后的端到端性能比 GPU 基线低 50% 以上。开发者需要逐一排查每个瓶颈算子并手写优化 kernel——这正是高昂迁移成本的来源。

CUDA 的网络效应进一步放大了这一问题。当前绝大多数 AI 论文代码仍以 PyTorch 加 CUDA 为基础。由于 CUDA 社区长期积累了大量 kernel 实现、讨论记录和调试工具，新研究从论文发表到在 GPU 上高效运行的时间通常更短。对于国产芯片而言，后续重点不只是单个算子的峰值性能，更在于是否能为高频模型提供稳定的生产级调优支持。这首先是生态建设问题，而不只是单点技术问题。

6.3 存储与互连成为新瓶颈

存储容量的刚性约束是最直接的部署瓶颈。单个 B200 最高搭载 180 GB HBM3e——一个千亿参数模型仅 FP16 权重就约 200 GB，单卡无法存放。大规模部署的最小单元被迫从“一张卡”变成“一个 NVLink 域内的多张卡集群”，而多卡意味着通信开销。KV Cache 进一步加剧了容量压力：在 128K tokens 的上下文长度下，Llama 3 70B 模型单个请求的 KV Cache 可达约 43 GB——已经超过了一块 H100 80 GB 显存的一半。显存容量不仅限制了最大模型尺寸，还限制了最大上下文长度和并发用户数^[15]。

互连的“非对称性”——域内富足、域外贫瘠——构成了第二个刚性瓶颈。NVLink 域内每个 GPU 享有 1.8 TB/s 的 NVLink 带宽（域总带宽 130 TB/s），但一旦通信越过 NVLink 域边界进入 InfiniBand，单端口带宽骤降至约 50 GB/s（400 Gb/s）——约 36 倍的“带宽悬崖”。这意味着任何跨域的训练或推理作业都会遭遇断崖式性能下降，而非渐进式退化。从体系结构角度看，这个 36 倍落差不是暂时的工程问题——它是电信号在封装内（毫米级距离）与跨机柜（米级距离）传输之间的物理代价，短期内不会根本改变。

HBM 的供应链集中度构成了第三个、也是最容易被忽视的瓶颈。全球 HBM 产能约 62% 由 SK hynix 掌握，Samsung（17%）和 Micron（21%）分列其后。2025 – 2026 年 HBM 持续供不应求——这不是技术问题，而是产业地缘政治问题。国产芯片在 HBM 供应上

面临的管制风险，可能比先进制程的制约更加紧迫——因为芯片可以降级用成熟制程生产，但没有 HBM 就无法部署大模型推理。

6.4 能耗与散热压力持续上升

高端 AI 芯片的单卡功耗持续上升：V100（2017）300W → A100（2020）400W → H100（2022）700W → B200（2024）1000W → MI355X（2025）1400W。七年内单芯片功耗增长了 3 – 5 倍^[2,19]。系统级功耗同样快速增加：NVL72 整机柜约 120 kW，Ironwood 9216 芯片 Superpod 约 10 MW。

IEA 在 2025 年《Energy and AI》报告中估计，全球数据中心电力消费在 2024 年约为 415 TWh，在基准情景下到 2030 年将翻倍至约 945 TWh，其中 AI 是推动增长的重要因素^[16]。这一趋势表明，算力基础设施的讨论已经不能局限于芯片能效，还需要同时考虑供电与配套建设能力。

当单机柜功耗超过 30 kW 后，空气冷却已难以在合理流速下带走如此高的热密度，液冷因而逐渐成为高密度部署的常见方案。与传统风冷数据中心相比，液冷基础设施在部署成本和运维复杂度上都更高。随着发热密度接近冷却极限，性能提升也越来越依赖体系结构效率，而不能仅靠增加晶体管数量或继续提高频率。

第 7 章 未来发展趋势展望

7.1 大模型推理芯片成为竞争重点

过去五年，AI 芯片的竞争重点主要集中在训练性能。但模型进入生产环境后，推理服务往往会持续运行数月甚至数年，其累计算力消耗通常在数周至数月内超过单次训练。随着大模型进入部署阶段，推理经济性正逐步成为芯片竞争的重要指标。

Ironwood 的推理定位是这一变化的代表性信号。Google 将第七代 TPU 定义为“面向推理时代”，第八代 TPU 又进一步拆分出 8t 和 8i 两类产品，说明训练与推理负载对芯片设计的要求正在继续分化^[4,20]。

与训练芯片相比，推理芯片通常更强调 HBM 容量、显存带宽、低精度推理能力以及 KV Cache 管理。较大的显存容量有助于支持长上下文和高并发；更高的带宽可以缓解 Roofline 模型所揭示的带宽约束；FP4 等低精度格式则有助于提升推理效率^[2]。随着超长上下文成为常见需求，KV Cache 的压缩与管理也可能由软件优化进一步扩展到硬件支持。

7.2 算力芯片向异构融合发展

未来的 AI 计算节点将更多采用 CPU 与 GPU 紧耦合的形态。NVIDIA GB200 Grace-Blackwell Superchip 已经展示了这一方向：Grace ARM CPU 与两个 Blackwell GPU 通过 NVLink-C2C (900 GB/s) 共享统一内存空间，CPU 可以直接访问 GPU 显存中的张量，而无需经由 PCIe 进行显式拷贝^[2]。在这种组织方式下，CPU 主要承担控制逻辑和数据预处理，GPU 负责大规模矩阵运算，两者在统一内存域内协同工作。

chiplet 和 UCIe 会继续推动这种异构集成。若计算芯粒、通用芯粒、I/O 芯粒、HBM 堆叠和互连 fabric 能够在同一先进封装基板上组合，芯片设计就可以通过复用已验证芯粒来形成不同定位的产品^[12]。同时，DPU（数据处理单元）也可以承担网络、存储和安

全等基础设施负载，从而释放 GPU 的计算资源。由此看，AI 加速器正逐步由单一计算卡转向更高集成度的封装内异构系统。

7.3 软硬件协同设计更加重要

当芯片进一步走向 DSA 和异构融合时，通用编译器往往难以充分释放硬件性能，编译器、框架和算法需要与硬件特性更紧密地配合。软硬件协同设计因此变得越来越重要。

Google TPU 与 XLA/JAX 的配合说明了软硬件协同的作用。TPU 的 SparseCore 嵌入加速、MXU 脉动阵列 tiling 策略以及 OCS 动态拓扑重构，并不是依靠通用编译器自动适配，而是由 XLA 显式利用 TPU 的硬件规格来完成映射^[9]。NVIDIA Transformer Engine 则体现了另一种协同方式：硬件提供 FP8、FP4 和微张量缩放机制，编译器在计算图中插入量化与反量化节点，并逐层选择适合的精度策略^[2]。

FlashAttention 体现了另一类协同方式，即通过改写 I/O 模式来适配现有存储层次，而不是单纯增加 FLOPS^[18]。这类方法说明，算法设计与硬件存储层次之间的匹配会持续影响芯片的实际性能。对于国产芯片而言，软硬件协同也提供了现实路径：通过国产大模型与国产芯片的定向适配，可以在特定模型和场景上获得较好的性能表现，而不必在所有通用基准上同时展开竞争。

7.4 存算一体与近存计算可能成为突破方向

全文多处分析都表明，AI 芯片的主要约束并不只在算术吞吐量，还在于数据搬运成本。第二章 Roofline 模型与 FlashAttention 案例、第四章 cache 与 scratchpad 的比较、第五章 HBM 演进以及第六章存储瓶颈分析，都说明数据搬运仍是影响 AI 芯片性能的重要因素。存算一体和近存计算正是围绕这一问题提出的技术方向。

从商业化时间线来看，近存计算 (near-memory computing) 将先于纯存算一体 (CIM) 实现规模部署。HBM4 的 Logic Die 上嵌入简单计算单元——如在 Base Die 上放置 KV Cache 归约引擎或注意力分数累加器——不需要引入新型非易失存储器件，可以在现有 DRAM 工艺上迭代演化。这是未来 3 – 5 年最可能商用的“近存”形态。

纯 CIM（基于 ReRAM、PCM、Memristor 的模拟域存算一体）仍面临精度、可靠性、工艺兼容性和 EDA 工具链等方面的障碍。模拟域 CIM 的计算精度通常只有 4–6 位有效位，其对推理模型质量的长期影响仍需进一步评估，大规模量产预计也在 2028 年之后。尽管如此，随着冯·诺依曼架构能效提升空间逐步收窄，减少数据搬运仍将是后续芯片设计的重要方向。

7.5 国产 AI 芯片从“可用”走向“好用”

国产 AI 芯片的竞争已由硬件指标比较延伸到开发者使用成本。“可用”意味着硬件能够运行模型；“好用”则意味着开发者可以在标准框架上，以较低迁移成本完成模型开发、调试和部署。相较于硬件能跑通模型，后一个目标实现难度更高。

场景聚焦是当前较为可行的推进方式。华为昇腾在政企私有化部署、边缘推理等场景具备一定基础，寒武纪则在学术社区和专用加速方向上积累较多经验。国产芯片未必需要在所有场景同时与 NVIDIA 竞争，更现实的做法是先在优势场景中形成稳定方案，再逐步扩展适用范围^[5,7]。

OpenXLA、MLIR 等开源编译基础设施为国产芯片提供了可复用的底层能力，降低了从零构建软件栈的成本。但前文分析也表明，软件生态的难点并不只在基础层能否运行，而在于长尾算子覆盖、调试工具成熟度和开发者社区积累。由“可用”走向“好用”，仍需要长期持续的生态建设。

第 8 章 结论

本文从计算单元、存储层次、互连网络、软件生态和系统能效五个维度,分析了 GPU、TPU、NPU 三类算力芯片的体系结构特征与发展趋势。全文的主要认识可概括如下。

第一, GPU 仍是当前 AI 训练与推理的主力平台, 但其竞争力已不再只取决于单芯片 FLOPS, 而取决于 Tensor Core、HBM、NVLink 与 CUDA 软件栈的协同。第二, TPU 通过脉动阵列和 DSA 设计表明, 围绕矩阵运算进行定向优化可以获得较高能效; 从 TPU v1 到 Ironwood 的演进也说明, 软硬件协同是 TPU 持续扩展能力的重要条件。第三, NPU 通过专用数据流、scratchpad 管理和异构流水线, 在端侧和边缘场景中形成了与 GPU、TPU 不同的设计取向, 华为昇腾和寒武纪代表了两类具有代表性的国产路线。

第四, 算力芯片的竞争已经扩展到系统层面。Blackwell NVL72、Ironwood Superpod 和 WSE-3 等案例表明, 互连、存储和系统拓扑对整体性能的影响已经与计算单元本身同样重要。第五, 随着大模型进入部署阶段, 推理侧的带宽、容量、延迟与能效约束持续增强, 芯片设计的重点正在由单纯追求训练吞吐量转向兼顾推理负载。

第六, 从冯·诺依曼瓶颈的角度看, AI 芯片的演进可以理解为持续降低数据搬运成本的过程。GPU、TPU、NPU 与近存计算分别从并行、数据流、存储管理和器件集成等层面缩短数据路径。第七, 国产算力芯片后续竞争的重点在软件生态。开源编译基础设施降低了底层门槛, 但长尾算子覆盖、调试工具和开发者社区仍需要长期积累。

总体来看, AI 算力芯片仍会沿着 DSA 深化、低精度扩展、chiplet 标准化、机柜级系统化和软硬件协同的方向发展。存储墙和功耗墙仍是最主要的物理约束。中短期内, HBM4 等技术将继续从带宽侧缓解瓶颈; 中长期内, 近存计算和存算一体等方案则可能进一步降低数据搬运成本。对于国产芯片而言, chiplet、场景聚焦和模型—芯片协同仍是较值得持续推进的几条方向。

参考文献

- [1] VASWANI A, SHAZEER N, PARMAR N, et al. Attention Is All You Need[C]//Advances in Neural Information Processing Systems 30 (NeurIPS). 2017: 5998-6008.
- [2] NVIDIA CORPORATION. NVIDIA Blackwell Architecture[EB/OL]. (2024)[2025-05-26]. <https://www.nvidia.com/en-us/data-center/technologies/blackwell-architecture/>.
- [3] AMD. AMD CDNA 4 Architecture Whitepaper[EB/OL]. (2024)[2025-05-26]. <https://www.amd.com/content/dam/amd/en/documents/instinct-tech-docs/white-papers/amd-cdna-4-architecture-whitepaper.pdf>.
- [4] GOOGLE CLOUD. Ironwood TPU: The First TPU for the Age of Inference[EB/OL]. (2025)[2025-05-26]. <https://blog.google/innovation-and-ai/infrastructure-and-cloud/google-cloud/ironwood-tpu-age-of-inference/>.
- [5] 华为技术有限公司. 昇腾计算平台文档中心[EB/OL]. (2025)[2025-05-26]. <https://www.hiascend.com/en/document>.
- [6] HENNESSY J L, PATTERSON D A. Computer Architecture: A Quantitative Approach[M]. 6th 版. Morgan Kaufmann, 2019.
- [7] LIU S, DU Z, TAO J, et al. Cambricon: An Instruction Set Architecture for Neural Networks[C]//Proceedings of the 43rd International Symposium on Computer Architecture (ISCA). 2016: 393-405.
- [8] JOUPPI N P, YOUNG C, PATIL N, et al. In-Datacenter Performance Analysis of a Tensor Processing Unit[J]. ACM SIGARCH Computer Architecture News, 2017, 45(2): 1-12.
- [9] JOUPPI N P, KURIAN G, LI S, et al. TPU v4: An Optically Reconfigurable Supercomputer for Machine Learning with Hardware Support for Embeddings[J]. arXiv preprint arXiv:2304.01433, 2023.
- [10] CEREBRAS SYSTEMS. Cerebras WSE-3 Chip[EB/OL]. (2025)[2025-05-26]. <https://www.cerebras.ai/chip>.
- [11] MICRON TECHNOLOGY. HBM4 Product Information[EB/OL]. (2025)[2025-05-26]. <https://jp.micron.com/products/memory/hbm/hbm4>.
- [12] UCIE CONSORTIUM. UCIE Specification[EB/OL]. (2024)[2025-05-26]. <https://www.uciexpress.org/>.
- [13] SHOEYBI M, PATWARY M, PURI R, et al. Megatron-LM: Training Multi-Billion Parameter Language Models Using Model Parallelism[J]. arXiv preprint arXiv:1909.08053, 2019.
- [14] RAJBHANDARI S, RASLEY J, RUWASE O, et al. ZeRO: Memory Optimizations Toward Training Trillion Parameter Models[J]. Proceedings of the International Conference for High Performance Computing, Networking, Storage and Analysis (SC), 2020.

-
- [15] KWON W, LI Z, ZHUANG S, et al. Efficient Memory Management for Large Language Model Serving with PagedAttention[J]. Proceedings of the 29th Symposium on Operating Systems Principles (SOSP), 2023.
- [16] INTERNATIONAL ENERGY AGENCY. Energy and AI[EB/OL]. (2025)[2025-05-26]. <https://www.iea.org/reports/energy-and-ai>.
- [17] WILLIAMS S, WATERMAN A, PATTERSON D. Roofline: An Insightful Visual Performance Model for Multicore Architectures[J]. Communications of the ACM, 2009, 52(4): 65-76.
- [18] DAO T, FU D Y, ERMON S, et al. FlashAttention: Fast and Memory-Efficient Exact Attention with IO-Awareness[J]. 2022.
- [19] AMD. AMD Instinct MI350 Series GPUs[EB/OL]. (2025)[2025-05-26]. <https://www.amd.com/en/products/accelerators/instinct/mi350.html>.
- [20] GOOGLE CLOUD. TPU 8t and TPU 8i Technical Deep Dive[EB/OL]. (2026)[2025-05-26]. <https://cloud.google.com/blog/products/compute/tpu-8t-and-tpu-8i-technical-deep-dive>.