
2023 Digital IC Design Homework 4




Description of your design

Notice

我的 testbench end cycle 有修改:

'define End CYCLE 100000000

Here is my FSM graph:



我總共用了 10 個 states 來完成我的電路,總結來說,我在第二個狀態把我要取的 9 個 address 放到一個 array,然後到另一個 state,花費 9 個 cycle 把所有的 idata 取出。之後再做其餘的運算。

至於 address 判斷的部分,我使用行和列來做實際 address 的運算,一般情况時,每個 address 都是(列*64+行),所以在取得 address 方面非常方便。

在 L0 前,我計算完 kernel 的卷積之後,判斷第 12 個 bit 是不是 1 來決定是否需要 ReLU。

而

這次比較困難的地方是處理圖像邊界條件的方式,最一開始我使用了每個特例分開處理,造成我程式的 logic elements 無法降低。

Scoring = (836 + 0 + 0)*64519 = 53937884

 $Scoring = (Total\ logic\ elements + Total\ memory\ bits + 9*Embedded\ multipliers\ 9-bit\ elements)\ X\ Total\ cycle\ used$

* Total logic elements must not exceed 1000.