

특허 출원 명세서 초안

Author: yoobeom.kim@samsung.com

상태: 변리사 검토 전 기술 초안. 선행기술 조사 및 청구항 범위 조정 필요.

【발명의 명칭】

트랜지스터별 변동 민감도의 합산을 이용한 셀 타이밍 변동 산출 방법, 타이밍 라이브러리 생성 방법, 이를 수행하는 장치 및 기록 매체

(영문) METHOD OF COMPUTING CELL TIMING VARIATION BY SUMMING PER-TRANSISTOR VARIATION SENSITIVITIES, METHOD OF GENERATING A TIMING LIBRARY, APPARATUS AND RECORDING MEDIUM THEREFOR

【기술분야】

[0001] 본 발명은 반도체 집적회로 설계에 관한 것으로, 보다 상세하게는 표준 셀 라이브러리의 특성화(characterization) 과정에서 산출되는 트랜지스터별 변동 민감도를 이용하여, 복수의 트랜지스터가 동시에 변동될 때의 셀 타이밍 변화량을 산출하고, 이로부터 전역 공정 변동(global process variation)에 대응하는 타이밍 라이브러리 및 정적 타이밍 분석용 디레이트(derate)를 생성하는 방법, 장치 및 컴퓨터 판독 가능 기록 매체에 관한 것이다.

【발명의 배경이 되는 기술】

[0002] 표준 셀 기반 설계에서 셀의 지연(delay), 출력 천이 시간(transition) 등 타이밍 특성은 회로 시뮬레이션을 통해 특성화되어 Liberty 형식의 타이밍 라이브러리로 제공된다. 공정 변동은 다이 간 또는 웨이퍼 간에 모든 소자가 같은 방향으로 이동하는 전역 변동(global variation, die-to-die variation)과, 동일 다이 내에서 소자마다 독립적으로 발생하는 국부 변동(local variation, mismatch)으로 구분된다.

[0003] 국부 변동은 Liberty Variation Format(LVF)으로 모델링된다. LVF 특성화에서는 타이밍 아크의 각 테이블 포인트(입력 천이 시간, 출력 부하)마다 셀을 구성하는 트랜지스터 각각의 소자 파라미터(문턱 전압, 이동도 등)를 개별적으로 섭동(perturb)한 회로 시뮬레이션을 수행하여 트랜지스터별 타이밍 민감도를 산출하고, 이를 각 트랜지스터의 mismatch 표준편차와 결합하여 타이밍의 표준편차(ocv_sigma) 또는 통계 모멘트(ocv_mean_shift, ocv_std_dev, ocv_skewness)를 산출한다. 트랜지스터 수가 n 이고 파라미터 수가 p 일 때 테이블 포인트당 약 $2np$ 회의 섭동 시뮬레이션이 수행된다.

[0004] 전역 변동은 별도의 공정 코너(corner, 예를 들어 SS, FF, SF, FS)마다 소자 모델을 코너 값으로 설정하고 특성화를 반복하는 방식으로 다루어진다. 코너를 하나 추가할 때마다 공칭 특성화와 LVF 특성화 전체가 반복되므로 특성화 비용과 기간이 코너 수에 비례하여 증가한다. 코너 사이의 임의의 전역 변동점, 예를 들어 소자 모델 갱신에 따른 문턱 전압 이동이나 특정 문턱 전압 종류(Vt flavor)의 목표 변경이 타이밍에 미치는 영향을 평가하려면 다시 특성화를 수행해야 한다.

[0005] 한편, LVF 특성화 과정에서 산출된 트랜지스터별 타이밍 민감도는 국부 변동 통계량을 산출한 뒤 폐기되며, 전역 변동의 평가에는 활용되지 않는다. 정적 타이밍 분석(STA) 단계에서는 전역 변동을 셀 종류와 무관한 일률적인 디레이트로 근사하는 경우가 많으나, 셀의 토폴로지에 따라 전역 변동에 대한 응답이 다르므로 정확도가 떨어진다.

[0006] 따라서, 이미 수행된 LVF 특성화의 트랜지스터별 민감도 데이터를 이용하여 추가 회로 시뮬레이션 없이 전역 변동에 따른 셀 타이밍 변화를 산출하고, 그 정확성을 검증할 수 있는 방법이 요구된다.

【발명의 내용】

【해결하고자 하는 과제】

[0007] 본 발명이 해결하고자 하는 과제는, 국부 변동 통계량 산출을 위해 이미 산출된 트랜지스터별 타이밍 민감도로부터, 복수의 트랜지스터가 동시에 변동될 때의 셀 타이밍 변화량을 추가 시뮬레이션 없이 산출하는 방법을 제공하는 것이다.

[0008] 본 발명이 해결하고자 하는 다른 과제는, 상기 산출된 타이밍 변화량으로부터 임의의 전역 변동점에 대응하는 타이밍 라이브러리와 셀별 디레이트를 생성하는 방법을 제공하는 것이다.

[0009] 본 발명이 해결하고자 하는 또 다른 과제는, 개별 트랜지스터 민감도의 합산이 동시 변동 시뮬레이션 결과와 일치하는지를 검증하여 특성화 데이터의 적합성과 모델의 적용 가능 범위를 판정하는 방법을 제공하는 것이다.

【과제의 해결 수단】

[0010] 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 방법은, 셀의 타이밍 아크에 대하여 셀을 구성하는 복수의 트랜지스터 각각의 소자 파라미터를 개별적으로 섭동한 회로 시뮬레이션 결과로부터 얻어진 트랜지스터별 타이밍 민감도를 획득하는 단계; 상기 복수의 트랜지스터를 하나 이상의 변동 그룹으로 분류하는 단계; 변동 그룹별로 상기 변동 그룹에 속하는 트랜지스터들의 트랜지스터별 타이밍 민감도를 부호를 유지한 채 합산하여 그룹 민감도를 산출하는 단계; 상기 변동 그룹에 인가되는 변동량과 상기 그룹 민감도에 기초하여 상기 복수의 트랜지스터가 동시에 변동될 때의 타이밍 변화량을 산출하는 단계; 및 상기 타이밍 변화량을 이용하여 타이밍 라이브러리 데이터를 생성하는 단계를 포함한다.

[0011] 일 실시예에서, 상기 트랜지스터별 타이밍 민감도는 동일한 데이터로부터 국부 변동 통계량(제공합의 제공근)과 전역 변동 타이밍 변화량(부호 합)을 함께 산출하는 데 사용된다.

[0012] 일 실시예에서, 트랜지스터별 2 차 민감도를 합산한 그룹 2 차 민감도를 더 이용하고, 타이밍의 로그 영역에서 전개한 모델로 복수의 변동 그룹 및 파라미터의 효과를 곱의 형태로 결합한다.

[0013] 일 실시예에서, 변동 그룹에 속하는 모든 트랜지스터를 동시에 섭동한 회로 시뮬레이션으로부터 얻은 그룹 직접 민감도를 상기 합산된 그룹 민감도와 비교하여, 그 차이가 임계값 이하인 경우에 합산된 그룹 민감도를 사용하고, 초과하는 경우 직접 민감도 또는 직접 특성화로 대체한다.

[0014] 일 실시예에서, 타이밍 변화량의 공칭값 대비 상대값을 타이밍 라이브러리의 테이블 인덱스 위에 보관하여 기존 테이블 값에 곱함으로써 전역 변동점의 라이브러리를 생성하고, 셀별 타이밍 비율의 통계량으로부터 정적 타이밍 분석용 디레이트를 생성한다.

【발명의 효과】

[0015] 본 발명에 따르면, LVF 특성화에서 이미 산출된 트랜지스터별 민감도를 재사용하므로 추가 회로 시뮬레이션 없이 임의의 전역 변동점에서의 셀 타이밍 변화를 산출할 수 있다. 코너 추가에 따른 특성화 비용이 제거되고, 소자 모델 갱신이나 문턱 전압 목표 변경의 영향을 즉시 평가할 수 있다.

[0016] 또한, 동일한 민감도 데이터로부터 국부 변동 통계량과 전역 변동 타이밍 변화량이 함께 산출되므로 두 결과가 물리적으로 정합되며, 셀 토폴로지에 따른 전역 변동 응답의 차이가 셀별 디레이트에 반영된다.

[0017] 또한, 그룹 동시 섭동 시뮬레이션과 개별 민감도 합산의 비교를 통해 특성화 데이터의 적합성과 모델의 적용 가능 범위를 정량적으로 판정할 수 있다.

【도면의 간단한 설명】

[0018] 도 1 은 본 발명의 일 실시예에 따른 셀 타이밍 변동 산출 및 타이밍 라이브러리 생성 방법의 흐름도이다.

[0019] 도 2 는 트랜지스터별 개별 섭동 시뮬레이션과 그룹 동시 섭동 시뮬레이션의 개념도이다.

[0020] 도 3 은 동일한 트랜지스터별 민감도로부터 국부 변동 통계량(제공합의 제공근)과 전역 변동 타이밍 변화량(부호 합)이 산출되는 것을 나타내는 도면이다.

[0021] 도 4 는 적합성 검증 단계의 흐름도이다.

[0022] 도 5 는 상대 변화율의 보관을 통한 타이밍 라이브러리 테이블 갱신의 개념도이다.

[0023] 도 6 은 실시예에서 모델 예측값과 직접 시뮬레이션 값을 비교한 그래프이다.

[0024] 도 7 은 본 발명의 일 실시예에 따른 장치의 블록도이다.

【발명을 실시하기 위한 구체적인 내용】

1. 용어

[0025] 본 명세서에서 "셀"은 표준 셀, 커스텀 셀, 메모리 주변 회로 등 트랜지스터로 구성되어 타이밍이 특성화되는 회로 블록을 의미한다. "타이밍 아크"는 셀의 입력 핀 천이로부터 출력 핀 천이에 이르는 경로로서 관련 핀, 천이 방향 및 조건(when)으로 특정된다. "테이블 포인트"는 타이밍 아크의 조회 테이블을 구성하는 입력 천이 시간과 출력 부하의 조합이다. "타이밍 값"은 지연, 출력 천이 시간, 제약 시간 등 테이블 포인트에서 측정되는 값을 의미하며 이하 D 또는 v로 표기한다.

[0026] "소자 파라미터"는 회로 시뮬레이션 모델에서 개별 트랜지스터 인스턴스에 인가할 수 있는 파라미터로서, 문턱 전압 이동량(예: BSIM4 의 delvto , BSIM-CMG 의 delvtrand), 이동도 배율(예: mulu0 , u0mult), 채널 길이, 채널 폭, 산화막 두께, 구동 전류 배율 등을 포함한다. "변동 그룹"은 전역 변동이 공통으로 인가되는 트랜지스터의 집합으로서 도전형(NMOS, PMOS), 문턱 전압 종류(SVT, LVT, ULVT 등), 소자 모델명 등에 의해 정의된다.

2. 전체 흐름

[0027] 도 1 을 참조하면, 일 실시예에 따른 방법은 민감도 획득 단계(S110), 그룹 분류 단계(S120), 그룹 민감도 합산 단계(S130), 적합성 검증 단계(S140), 타이밍 변화량 산출 단계(S150), 라이브러리 데이터 생성 단계(S160)를 포함한다. 각 단계는 프로세서와 메모리를 구비한 컴퓨터에서 수행된다.

3. 트랜지스터별 민감도 획득 (S110)

[0028] 도 2 를 참조하면, 셀(예: 2 입력 NAND)은 트랜지스터 M1, M2, M3, M4 로 구성된다. 타이밍 아크의 각 테이블 포인트에 대해, 트랜지스터 i 의 파라미터 q 를 + δ 및 - δ 만큼 섭동한 회로 시뮬레이션을 수행하여 타이밍 값 D+ 및 D-를 측정하고, 섭동하지 않은 공칭 시뮬레이션에서 D0 를 측정한다. 트랜지스터별 1 차 민감도 S1 및 2 차 민감도 S2 는 중앙 차분으로 다음과 같이 산출된다.

【수학식 1】

$$S1(i,q) = (D+ - D-) / (2\delta)$$

【수학식 2】

$$S2(i,q) = (D+ - 2 \cdot D0 + D-) / \delta^2$$

[0029] 상기 섭동 시뮬레이션은 LVF 특성화에서 국부 변동 통계량을 산출하기 위해 수행되는 것과 동일하다. 따라서 본 발명의 방법은 LVF 특성화 도구가 트랜지스터별 민감도 또는 섭동 시뮬레이션 측정값을 출력하는 경우 그 출력을 그대로 입력으로 사용하며, 추가 시뮬레이션을 필요로 하지 않는다. 특성화 도구가 이를 출력하지 않는 경우, 동일한 넷리스트, 소자 모델 및 측정 조건으로 섭동 시뮬레이션을 수행하여 민감도를 획득한다.

[0030] 섭동 파라미터의 부호는 물리적 방향으로 정규화된다. 예를 들어 문턱 전압 파라미터는 문턱 전압 절대값의 증가(구동력 감소)를 양의 방향으로, 이동도 파라미터는 이동도의 증가(구동력 증가)를 양의 방향으로 정의한다. BSIM4 의 delvto 와 같이 부호가 있는 vth0 에 더해지는 파라미터의 경우 PMOS 에 대해서는 파라미터 부호를 반전하여 인가한다. 이러한 정규화에 의해 서로 다른 도전형의 트랜지스터에 대한 민감도가 동일한 물리적 의미의 단위(예: ps/V, ps/%)로 표현된다.

[0031] 일 실시예에서 하나의 시뮬레이션 덱(deck)에 테이블 포인트 수만큼의 셀 복제본을 배치하고 각 복제본에 서로 다른 입력 천이 시간과 출력 부하를 인가함으로써, 하나의 섭동 상태에 대한 전체 테이블을 한 번의 시뮬레이션으로 측정한다. 이 경우 타이밍 아크당 시뮬레이션 횟수는 트랜지스터 수 n, 파라미터 수 p 에 대해 $2np + 1$ 회이다.

4. 변동 그룹 분류 (S120)

[0032] 셀 넷리스트의 각 트랜지스터 인스턴스는 소자 모델명에 대한 규칙(예: 정규 표현식)에 의해 변동 그룹 g 로 분류된다. 가장 단순한 실시예에서 변동 그룹은 NMOS 그룹(N)과 PMOS 그룹(P)이다. 문턱 전압 종류별로 전역 변동이 상이한 공정에서는 N_{svt} , N_{lvt} , P_{svt} , P_{lvt} 와 같이 도전형과 문턱 전압 종류의 조합으로 그룹을 정의한다. 하나의 트랜지스터는 하나의 그룹에 속한다.

5. 그룹 민감도 합산 (S130) 및 국부 변동과의 관계

[0033] 셀의 타이밍 값 D 를 트랜지스터별 파라미터 q_i 의 함수로 보면, 각 파라미터가 Δq_i 만큼 변동할 때의 타이밍 변화량은 테일러 전개에 의해 다음과 같다.

[수학식 3]

$$\Delta D = \sum_i S1(i,q) \cdot \Delta q_i + \frac{1}{2} \sum_i S2(i,q) \cdot \Delta q_i^2 + \sum_{\{i < j\}} (\partial^2 D / \partial q_i \partial q_j) \cdot \Delta q_i \cdot \Delta q_j + \dots$$

[0034] 국부 변동의 경우 Δq_i 는 트랜지스터마다 독립인 확률 변수이고 평균이 0 이며 표준편차 $\sigma_{mm}(i,q)$ 를 가진다. 이때 타이밍 값의 표준편차는 1 차 항의 독립 합에 의해 제곱합의 제곱근(RSS)으로 산출된다.

[수학식 4]

$$\sigma_{local}^2 = \sum_i \sum_q [S1(i,q) \cdot \sigma_{mm}(i,q)]^2$$

[0035] 전역 변동의 경우 변동 그룹 g 에 속하는 모든 트랜지스터의 파라미터 q 가 공통의 변동량 $\Delta(g,q)$ 만큼 같은 방향으로 이동한다. 즉 $i \in g$ 에 대해 $\Delta q_i = \Delta(g,q)$ 이다. 이를 수학식 3 에 대입하면 1 차 항은 개별 트랜지스터 민감도의 부호를 유지한 합(coherent sum)에 공통 변동량을 곱한 것이 된다.

[수학식 5]

$$G1(g,q) = \sum_{\{i \in g\}} S1(i,q), \quad H2(g,q) = \sum_{\{i \in g\}} S2(i,q)$$

[수학식 6]

$$\Delta D_{global} = \sum_g \sum_q [G1(g,q) \cdot \Delta(g,q) + \frac{1}{2} \cdot H2(g,q) \cdot \Delta(g,q)^2]$$

[0036] 도 3 은 동일한 트랜지스터별 민감도 $S1(i,q)$ 로부터 수학식 4 의 국부 변동 통계량과 수학식 6 의 전역 변동 타이밍 변화량이 함께 산출되는 것을 나타낸다. 두 결합 방식은 서로 다르다. 같은 크기의 트랜지스터 n 개가 균등하게 기여하는 경우 국부 변동의 표준편차는 $\sqrt{n}$ 에 비례하고 전역 변동의 타이밍 변화량은 n 에 비례한다. 따라서 국부 변동 통계량으로부터 전역 변동을 추정하거나 셀 종류와 무관한 일률적 디레이트로 전역 변동을 근사하는 종래 방식은 셀 토폴로지에 따른 차이를 반영하지 못하며, 본 발명은 트랜지스터별 민감도를 부호를 유지한 채 합산함으로써 이 차이를 정확히 반영한다.

[0037] 수학식 5 의 합산에서 민감도의 부호가 유지되는 것이 중요하다. 예를 들어 출력 하강 아크에서 NMOS 트랜지스터의 문턱 전압 증가는 지연을 증가시키는 양의 민감도를 가지나, 같은 아크에서 PMOS 트랜지스터의 문턱 전압 증가는 경합 전류(contention)의 감소에 의해 지연을 약간 감소시키는 음의 민감도를 가진다. 국부 변동 통계량은 제곱합이므로 부호의 영향을 받지 않으나, 전역 변동 타이밍 변화량은 부호 합이므로 부호가 유지되어야 한다.

6. 2 차 항과 로그 영역 모델

[0038] 트랜지스터별 섭동 시뮬레이션은 수학식 3 의 대각 2 차 항 $S2(i,q)$ 를 제공하며, 서로 다른 트랜지스터 간의 교차항 $\partial^2 D / \partial q_i \partial q_j$ 는 제공하지 않는다. 일 실시예에서는 교차항을 무시하고 수학식 6 의 2 차 모델(quad)을 사용한다. 교차항의 크기는 후술하는 정합성 검증 단계에서 정량화된다.

[0039] 문턱 전압 변동에 대한 지연의 응답은 지수적 성격을 가지므로, 다른 실시예에서는 타이밍 값의 로그를 전개한다. $x(g,q) = G1(g,q)/D0$, $y(g,q) = H2(g,q)/D0 - x(g,q)^2$ 로 정의하면 타이밍 변화량은 다음과 같다.

[수학식 7]

$$\Delta D_{global} = D0 \cdot \{ \exp(\sum_g \sum_q [x(g,q) \cdot \Delta(g,q) + \frac{1}{2} \cdot y(g,q) \cdot \Delta(g,q)^2]) - 1 \}$$

[0040] 수학적 7에서 서로 다른 변동 그룹 및 파라미터의 효과는 지수 내부에서 합산되므로 타이밍 값에 대해서는 굵의 형태로 결합된다. 이는 문턱 전압과 이동도가 동시에 이동하는 공정 코너(예: SS, FF)에서 선형 합 모델보다 정확하다. 1차 항만 사용하는 변형(loglin), 수학적 6의 선형 변형(lin), 2차 변형(quad), 수학적 7의 로그 2차 변형(logquad)이 모두 산출될 수 있으며, 어느 변형을 사용할지는 정합성 검증 단계의 결과에 따라 선택된다.

7. 정합성 검증 (S140)

[0041] 도 4를 참조하면, 정합성 검증 단계는 변동 그룹 g 에 속하는 모든 트랜지스터의 파라미터 q 를 동시에 $+6$ 및 -6 만큼 섭동한 회로 시뮬레이션을 수행하여 그룹 직접 민감도 $G1_direct(g,q)$ 및 $H2_direct(g,q)$ 를 수학적 1, 2와 같은 방식으로 산출하는 단계(S141), 합산 그룹 민감도 $G1(g,q)$ 와 그룹 직접 민감도 $G1_direct(g,q)$ 의 차이를 산출하는 단계(S142), 상기 차이를 임계값과 비교하는 단계(S143), 및 비교 결과에 따라 모델을 선택하는 단계(S144)를 포함한다.

[0042] 1차 항에 대하여, 개별 섭동 민감도의 부호 합 $G1(g,q)$ 는 그룹 동시 섭동 민감도 $G1_direct(g,q)$ 와 이론적으로 일치한다. 즉, 복수의 트랜지스터를 동시에 변동시켰을 때의 타이밍 변화량은 각 트랜지스터를 개별적으로 변동시켰을 때의 타이밍 변화량의 합과 같다. 이 일치 여부는 특성화 데이터의 정합성(시뮬레이션 수렴, 측정 정밀도, 부호 규약의 오류 등)을 판정하는 기준이 된다. 일 실시예에서 차이 $d1 = |G1 - G1_direct| \cdot \Delta_ref / D0$ 를 기준 변동량 Δ_ref (예: 전역 표준편차의 3배)에서의 타이밍 값 대비 비율로 표현하고, 이 값이 제 1 임계값(예: 0.5 %) 이하인 경우 합산 민감도를 사용한다.

[0043] 2차 항에 대하여, 그룹 직접 2차 민감도 $H2_direct(g,q)$ 와 합산 2차 민감도 $H2(g,q)$ 의 차이는 개별 섭동으로는 얻을 수 없는 교차항의 합에 해당한다. 교차항 크기 $d2 = \frac{1}{2} \cdot (H2_direct - H2) \cdot \Delta_ref^2 / D0$ 가 제 2 임계값 이하인 경우 합산 2차 민감도를 사용하고, 초과하는 경우 $H2_direct$ 를 사용하거나 해당 아크를 직접 특성화 대상으로 지정한다. 그룹 동시 섭동 시뮬레이션은 변동 그룹 수와 파라미터 수의 굵의 2배만큼만 필요하므로(예: 그룹 2개, 파라미터 2개일 때 8회), 트랜지스터 수에 비례하는 개별 섭동 시뮬레이션에 비해 비용이 작다.

[0044] 정합성 검증은 특성화 대상 셀 전체에 대해 수행될 수도 있고, 대표 셀 또는 대표 테이블 포인트에 대해서만 수행되어 그 결과가 동일 토폴로지의 다른 셀에 적용될 수도 있다.

8. 타이밍 변화량 산출 (S150) 및 변동량의 지정

[0045] 전역 변동점은 변동 그룹 및 파라미터별 변동량 $\Delta(g,q)$ 의 집합으로 지정된다. 변동량은 절대값(예: 문턱 전압 $+45$ mV, 이동도 -9 %)으로 지정되거나, 공정 설계 키트(PDK)가 제공하는 전역 표준편차 $\sigma_g(g,q)$ 의 배수(예: $+3\sigma$)로 지정된다. 예를 들어 저속 코너는 $\{N_{vth} + 3\sigma, P_{vth} + 3\sigma, N_{u0} - 3\sigma, P_{u0} - 3\sigma\}$ 로 지정된다. 지정된 변동량을 수학적 6 또는 수학적 7에 대입하여 각 테이블 포인트의 타이밍 변화량 ΔD 와 상대 변화율 $r = \Delta D / D0$ 를 산출한다.

[0046] 다른 실시예에서, 변동량은 변동 그룹 내 트랜지스터별로 상이한 결정론적 값 Δ_i 로 주어진다. 예를 들어 경년 열화(BTI, HCI)에 의한 문턱 전압 이동은 트랜지스터의 동작 조건(스트레스 시간, 듀티)에 따라 상이하고, 레이아웃 근접 효과나 응력에 의한 이동도 변화도 트랜지스터별로 상이하다. 이 경우 타이밍 변화량은 그룹 민감도 대신 트랜지스터별 민감도와 트랜지스터별 변동량의 굵의 합 $\Delta D = \sum_i S1(i,q) \cdot \Delta_i(q)$ 로 산출된다. 이는 복수의 트랜지스터가 동시에 서로 다른 크기로 변동될 때의 타이밍 변화량이 개별 트랜지스터 변동에 따른 타이밍 변화량의 합으로 산출되는 것으로서, 전역 변동은 Δ_i 가 그룹 내에서 공통인 특수한 경우이다.

9. 기여도 산출 및 부호 없는 기여도로부터의 복원

[0047] 트랜지스터 i 의 전역 기여도는 $share_global(i,q) = S1(i,q) / G1(g,q)$ 로, 국부 기여도는 $w(i,q) = [S1(i,q) \cdot \sigma_mm(i,q)]^2 / \sigma_local^2$ 로 산출되어 출력된다. 전역 기여도는 전역 변동에 의한 타이밍 이동을 지배하는 트랜지스터를 식별하는 데 사용된다. 예를 들어 2입력 NAND의 A 입력 상승에 따른 출력 하강

아크에서 스위칭하는 상단 NMOS의 전역 기여도가 약 0.83, 정적으로 도통된 하단 NMOS의 기여도가 약 0.17로 산출된다.

[0048] 특성화 도구가 트랜지스터별 민감도 대신 부호 없는 국부 기여도 $w(i,q)$, 타이밍 값의 국부 표준편차 σ_{local} 및 트랜지스터별 mismatch 표준편차 $\sigma_{\text{mm}}(i,q)$ 만을 출력하는 경우, 민감도의 크기는 다음과 같이 복원된다.

[수학식 8]

$S1(i,q)$	$= \sqrt{w(i,q) \cdot \sigma_{\text{local}} / \sigma_{\text{mm}}(i,q)}$
-----------	---

[0049] 민감도의 부호는 특성화 도구의 출력에 포함된 경우 이를 사용하고, 포함되지 않은 경우 구동 규칙 (pull rule)에 의해 결정된다. 구동 규칙은 변동 그룹이 구동하는 출력 천이 방향(NMOS는 하강, PMOS는 상승)을 정의하고, 문턱 전압 파라미터에 대해 타이밍 아크의 출력 천이 방향이 그룹의 구동 방향과 같으면 양의 부호를, 다르면 음의 부호를 부여하며, 이동도 파라미터에 대해서는 그 반대의 부호를 부여한다. 복원된 부호 있는 민감도를 수학식 5에 대입하여 1차 그룹 민감도를 얻는다. 이 경우 2차 항은 얻어지지 않으므로 선형 또는 로그 선형 모델이 사용된다.

10. 타이밍 라이브러리 데이터 생성 (S160)

[0050] 도 5를 참조하면, 공칭 타이밍 라이브러리의 각 셀에 대해 타이밍 아크에 대응하는 timing 그룹이 출력 핀, 관련 핀, 조건(when) 및 타이밍 유형에 의해 식별된다. 출력 천이 방향에 따라 cell_rise 또는 cell_fall 테이블(지연)과 rise_transition 또는 fall_transition 테이블(천이 시간)이 갱신 대상이 된다.

[0051] 갱신 대상 테이블의 인덱스(입력 천이 시간, 출력 부하)는 라이브러리의 단위 선언(time_unit, capacitive_load_unit)에 따라 물리 단위로 변환된다. 모델이 산출된 격자 위의 상대 변화율 $r(\text{slew}, \text{load})$ 을 라이브러리 테이블의 각 인덱스 위치에 이중 선형 보간하고(격자 밖은 가장 가까운 경계값 사용), 기존 테이블 값 v_{old} 에 대해 다음과 같이 새로운 값을 산출한다.

[수학식 9]

$$v_{\text{new}} = v_{\text{old}} \cdot (1 + r(\text{slew}, \text{load}))$$

[0052] 상대 변화율을 사용하므로 라이브러리의 공칭 값은 특성화 도구가 산출한 값이 그대로 유지되고, 본 발명의 모델은 변동분만을 제공한다. 이에 따라 모델 산출에 사용된 시뮬레이터 설정과 특성화 도구의 설정이 다소 다르더라도 라이브러리의 일관성이 유지된다. 일 실시예에서 국부 변동 테이블(ocv_sigma, ocv_std_dev, ocv_mean_shift)도 동일한 $(1 + r)$ 로 스케일된다. 갱신되지 않는 셀과 테이블은 그대로 복사되며, 라이브러리 이름에 전역 변동점을 나타내는 접미사가 부가된다.

[0053] 다른 실시예에서, 셀별 디레이트가 생성된다. 셀의 모든 지연 테이블 포인트에 대한 비율 $(v_{\text{new}} / v_{\text{old}})$ 의 최대값, 최소값 및 평균이 산출되고, 정적 타이밍 분석 도구의 명령(예: set_timing_derate - cell_delay -late <최대값>, -early <최소값>)으로 출력된다. 이에 따라 전역 변동의 효과가 셀 토폴로지에 따라 상이한 셀별 디레이트로 정적 타이밍 분석에 반영된다.

11. 실시예 및 실험 결과

[0054] 45 nm 급 BSIM4 소자 모델, 공급 전압 1.0 V, 25 °C 조건에서 인버터, 2 입력 NAND, 2 입력 NOR 셀에 대해 입력 천이 시간 {10, 30, 80} ps, 출력 부하 {1, 4, 12} fF의 3×3 테이블에 대해 본 발명의 방법을 적용하였다. 섭동량은 문턱 전압 10 mV, 이동도 2 %이고, 전역 표준편차는 문턱 전압 15 mV, 이동도 3 %로 가정하였다. 비교 기준은 변동 그룹의 모든 트랜지스터에 변동량을 직접 인가한 회로 시뮬레이션이다.

[0055] 표 1은 정합성 검증 결과이다. 1차 항에 대해 개별 민감도의 부호 합과 그룹 직접 민감도의 차이는 3σ 변동에서 타이밍 값의 0.07 % 이하로 일치하였다. 교차항의 크기는 트랜지스터가 직렬로 적층된 그룹(NAND의 NMOS, NOR의 PMOS)에서만 나타났으며 3σ 변동에서 0.4 % 이하였다.

[표 1] 정합성 검증 (3 σ 변동, 타이밍 값 대비 %)

셀	그룹/파라미터	d1 평균	d1 최대	d2 평균	d2 최대
INV	N/vth, N/u0, P/vth, P/u0	0.000	0.000	0.000	0.000
NAND2	N/vth	0.000	0.007	0.039	0.158
NAND2	N/u0	0.000	0.002	0.004	0.014
NAND2	P/vth, P/u0	0.000	0.000	0.000	0.001
NOR2	N/vth, N/u0	0.000	0.000	0.000	0.001
NOR2	P/vth	0.003	0.073	0.080	0.378
NOR2	P/u0	0.000	0.001	0.013	0.067

[0056] 표 2 는 전역 변동점별 모델 예측 오차이다. 지연 테이블 포인트 90 개(3 셀 × 10 아크 × 9 포인트)에 대한 예측값과 직접 시뮬레이션 값의 차이를 시뮬레이션 값 대비 %로 나타내었다.

[표 2] 모델 변형별 예측 오차 (평균 / 최대, 타이밍 값 대비 %)

전역 변동점	평균 이동 [%]	lin	quad	loglin	logquad
N vth +1 σ	+2.1	0.04 / 0.15	0.00 / 0.02	0.03 / 0.18	0.00 / 0.02
N vth +3 σ	+6.5	0.40 / 1.31	0.05 / 0.26	0.26 / 1.46	0.04 / 0.27
N vth -3 σ	-5.7	0.42 / 1.38	0.03 / 0.27	0.27 / 1.94	0.03 / 0.25
P vth +3 σ	+7.3	0.57 / 1.73	0.09 / 0.48	0.26 / 1.00	0.06 / 0.41
P vth -3 σ	-6.1	0.61 / 1.95	0.07 / 0.83	0.26 / 1.17	0.06 / 0.79
N u0 -3 σ	+1.5	0.13 / 0.35	0.01 / 0.04	0.11 / 0.29	0.01 / 0.03
P u0 -3 σ	+3.1	0.26 / 0.69	0.03 / 0.13	0.18 / 0.42	0.02 / 0.14
모두 1 σ (SS1)	+5.9	0.22 / 0.41	0.09 / 0.20	0.09 / 0.20	0.03 / 0.15
모두 3 σ (SSG)	+19.3	1.91 / 3.47	0.85 / 1.89	0.82 / 1.48	0.29 / 0.82
모두 3 σ (FFG)	-15.1	2.18 / 4.23	0.68 / 1.74	0.71 / 1.80	0.25 / 1.04
SFG	+4.0	1.82 / 3.45	0.67 / 1.70	0.85 / 2.57	0.30 / 1.42
FSG	-0.2	1.93 / 4.19	0.66 / 1.40	0.83 / 2.29	0.30 / 1.65

[0057] 도 6 은 로그 2 차 모델의 예측값과 직접 시뮬레이션 값의 비교를 나타낸다. 모든 파라미터가 3 σ 이동하여 타이밍 값이 15 % 내지 19 % 변하는 복합 전역 변동점에서 로그 2 차 모델의 오차는 평균 0.3 %, 최대 1.7 %였으며, 선형 모델의 오차는 평균 2 %, 최대 4 %였다. 추가 시뮬레이션 없이 수학적 5 의 합산만으로 얻어진 모델이 직접 특성화를 대체할 수 있는 수준의 정확도를 가짐을 확인하였다.

[0058] 표 3 은 부호 없는 국부 기여도로부터 수학적 8 과 구동 규칙에 의해 복원한 1 차 그룹 민감도의 오차이다. 구동 그룹의 민감도는 정확히 복원되었고, 오차는 비구동 그룹의 작은 음의 민감도에 구동 규칙이 양의 부호를 부여하는 경우에만 발생하여 3 σ 변동에서 타이밍 값의 1 % 이하였다.

[표 3] 부호 없는 기여도로부터 복원한 1 차 항의 오차 (3 σ 변동, 타이밍 값 대비 %)

그룹/파라미터	평균	최대
N/vth	0.104	1.018
N/u0	0.042	0.330
P/vth	0.077	0.612
P/u0	0.109	0.635

12. 장치

[0059] 도 7 을 참조하면, 일 실시예에 따른 장치(700)는 프로세서(710), 메모리(720), 저장부(730) 및 입출력부(740)를 포함한다. 저장부(730)는 셀 넷리스트, 소자 모델, 트랜지스터별 민감도 데이터, 공칭

타이밍 라이브러리 및 전역 변동점 정의를 저장한다. 프로세서(710)는 메모리(720)에 로드된 명령어를 실행하여 민감도 획득부(711), 그룹 분류부(712), 민감도 합산부(713), 정합성 검증부(714), 변화량 산출부(715) 및 라이브러리 생성부(716)의 기능을 수행한다. 각 부는 소프트웨어 모듈, 하드웨어 또는 이들의 조합으로 구현될 수 있으며, 회로 시뮬레이터 및 라이브러리 특성화 도구와 연동한다.

13. 변형 실시예

[0060] 타이밍 값은 지연과 출력 천이 시간 외에 셋업 시간, 홀드 시간, 최소 펄스 폭 등의 제약 시간, 그리고 누설 전류나 동적 전력을 포함할 수 있다. 이 경우 섭동 시뮬레이션의 측정 정의만 달라지고 민감도의 합산 및 검증 방식은 동일하다.

[0061] 민감도는 특성화 조건(공급 전압, 온도, 공칭 공정)에 종속되므로 다른 조건의 전역 변동 모사는 해당 조건의 LVF 특성화 데이터로부터 수행된다. 전역 변동점이 정합성 검증에서 사용된 기준 변동량을 크게 초과하는 경우 또는 근사 문턱 전압 영역의 공급 전압에서는 검증 단계의 임계값을 별도로 설정한다.

[0062] 소자가 PDK의 매크로 서브서킷으로 제공되는 경우 섭동 파라미터는 매크로가 인스턴스 단위로 전달하는 파라미터로 대체된다. 전역 변동이 국부 변동과 다른 물리량으로 모델링된 PDK에서는 섭동 파라미터를 전역 변동의 정의와 동일한 물리량으로 선택한다.

[0063] 이상에서 설명한 실시예는 예시적인 것이며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다양한 변형 및 변경이 가능함을 이해할 것이다. 본 발명의 범위는 청구범위에 의해 정해진다.

【청구범위】

【청구항 1】

컴퓨터에 의해 수행되는 셀 타이밍 변동 산출 방법으로서,

셀의 타이밍 아크에 대하여, 상기 셀을 구성하는 복수의 트랜지스터 각각의 소자 파라미터를 개별적으로 섭동한 회로 시뮬레이션 결과로부터 얻어진 트랜지스터별 타이밍 민감도를 획득하는 단계;

상기 복수의 트랜지스터를 하나 이상의 변동 그룹으로 분류하는 단계;

상기 변동 그룹별로, 상기 변동 그룹에 속하는 트랜지스터들의 상기 트랜지스터별 타이밍 민감도를 부호를 유지한 채 합산하여 그룹 민감도를 산출하는 단계;

상기 변동 그룹에 속하는 트랜지스터들에 공통으로 인가되는 변동량과 상기 그룹 민감도에 기초하여, 상기 변동 그룹에 속하는 트랜지스터들이 동시에 변동될 때의 상기 타이밍 아크의 타이밍 변화량을 산출하는 단계; 및

상기 타이밍 변화량을 이용하여 상기 셀의 타이밍 라이브러리 데이터를 생성하는 단계를 포함하고,

상기 트랜지스터별 타이밍 민감도는 상기 셀의 국부 변동 통계량을 산출하기 위한 라이브러리 특성화 과정에서 산출된 것인, 셀 타이밍 변동 산출 방법.

【청구항 2】

제 1 항에 있어서,

상기 트랜지스터별 타이밍 민감도와 트랜지스터별 mismatch 표준편차의 곱의 제곱근으로 상기 국부 변동 통계량을 산출하는 단계를 더 포함하고,

상기 국부 변동 통계량과 상기 타이밍 변화량은 동일한 상기 트랜지스터별 타이밍 민감도로부터 산출되는, 셀 타이밍 변동 산출 방법.

【청구항 3】

제 1 항에 있어서,

상기 트랜지스터별 타이밍 민감도는 상기 소자 파라미터를 양의 방향 및 음의 방향으로 섭동한 시뮬레이션 결과의 중앙 차분으로 산출된 1차 민감도 및 2차 민감도를 포함하고,

상기 그룹 민감도를 산출하는 단계는 상기 1차 민감도를 합산한 그룹 1차 민감도 및 상기 2차 민감도를 합산한 그룹 2차 민감도를 산출하며,

상기 타이밍 변화량은 상기 그룹 1차 민감도와 상기 변동량의 곱 및 상기 그룹 2차 민감도와 상기 변동량의 제곱의 곱의 2분의 1의 합에 기초하여 산출되는, 셀 타이밍 변동 산출 방법.

【청구항 4】

제 3항에 있어서,

상기 타이밍 변화량을 산출하는 단계는, 상기 그룹 1차 민감도를 공칭 타이밍 값으로 나눈 제 1 계수 x , 및 상기 그룹 2차 민감도를 상기 공칭 타이밍 값으로 나눈 값에서 상기 제 1 계수의 제곱을 뺀 제 2 계수 y 를 산출하고, 변동 그룹 및 소자 파라미터에 대하여 $x \cdot \Delta + \frac{1}{2} \cdot y \cdot \Delta^2$ 을 합산한 값의 지수 함수에 상기 공칭 타이밍 값을 곱하여 변동 후의 타이밍 값을 산출하는, 셀 타이밍 변동 산출 방법.

【청구항 5】

제 1항에 있어서,

상기 변동 그룹에 속하는 모든 트랜지스터의 상기 소자 파라미터를 동시에 섭동한 회로 시뮬레이션 결과로부터 그룹 직접 민감도를 획득하는 단계;

상기 그룹 민감도와 상기 그룹 직접 민감도의 차이를 산출하는 단계; 및

상기 차이가 임계값 이하인 경우 상기 그룹 민감도를 상기 타이밍 변화량의 산출에 사용하고, 상기 차이가 상기 임계값을 초과하는 경우 상기 그룹 직접 민감도를 사용하거나 상기 타이밍 아크를 직접 특성화 대상으로 지정하는 단계를 더 포함하는, 셀 타이밍 변동 산출 방법.

【청구항 6】

제 5항에 있어서,

상기 차이는 기준 변동량에서의 타이밍 변화량의 차이를 공칭 타이밍 값으로 나눈 비율로 표현되고,

상기 그룹 직접 민감도는 그룹 직접 2차 민감도를 포함하며, 상기 그룹 직접 2차 민감도와 합산된 그룹 2차 민감도의 차이로부터 트랜지스터 간 교차항의 크기가 산출되는, 셀 타이밍 변동 산출 방법.

【청구항 7】

제 1항에 있어서,

상기 소자 파라미터의 섭동 방향은 트랜지스터의 구동력이 감소하는 방향 또는 증가하는 방향으로 정의되고,

상기 소자 파라미터가 부호를 갖는 모델 파라미터에 가산되는 파라미터인 경우, 트랜지스터의 도전형에 따라 상기 섭동의 부호가 반전되어 인가되는, 셀 타이밍 변동 산출 방법.

【청구항 8】

제 1항에 있어서,

상기 소자 파라미터는 문턱 전압 이동량, 이동도 배율, 채널 길이, 채널 폭, 게이트 산화막 두께 및 구동 전류 배율 중 적어도 하나를 포함하는, 셀 타이밍 변동 산출 방법.

【청구항 9】

제 1항에 있어서,

상기 변동 그룹은 트랜지스터의 도전형, 문턱 전압 종류 및 소자 모델명 중 적어도 하나에 기초하여 정의되는, 셀 타이밍 변동 산출 방법.

【청구항 10】

제 1항에 있어서,

상기 변동량은 상기 변동 그룹 및 상기 소자 파라미터별 전역 변동 표준편차의 배수로 지정되는, 셀 타이밍 변동 산출 방법.

【청구항 11】

제 1 항에 있어서,

상기 타이밍 라이브러리 데이터를 생성하는 단계는,

공칭 타이밍 라이브러리에서 상기 타이밍 아크에 대응하는 타이밍 테이블을 식별하는 단계;

상기 타이밍 변화량을 공칭 타이밍 값으로 나눈 상대 변화율을 상기 타이밍 테이블의 인덱스 위에 보간하는 단계; 및

상기 타이밍 테이블의 각 값에 1 과 보간된 상기 상대 변화율의 합을 곱하여 갱신하는 단계를 포함하는, 셀 타이밍 변동 산출 방법.

【청구항 12】

제 11 항에 있어서,

상기 타이밍 테이블은 지연 테이블 및 출력 천이 시간 테이블을 포함하고, 상기 타이밍 아크의 국부 변동 테이블이 동일한 상대 변화율로 갱신되는, 셀 타이밍 변동 산출 방법.

【청구항 13】

제 1 항에 있어서,

상기 타이밍 라이브러리 데이터를 생성하는 단계는, 상기 셀의 복수의 테이블 포인트에서 변동 후 타이밍 값과 공칭 타이밍 값의 비율의 최대값, 최소값 및 평균 중 적어도 하나를 산출하고, 이를 정적 타이밍 분석 도구의 셀별 지연 디레이트로 출력하는 단계를 포함하는, 셀 타이밍 변동 산출 방법.

【청구항 14】

제 1 항에 있어서,

상기 트랜지스터별 타이밍 민감도를 상기 그룹 민감도로 나눈 트랜지스터별 전역 기여도를 산출하여 출력하는 단계를 더 포함하는, 셀 타이밍 변동 산출 방법.

【청구항 15】

제 1 항에 있어서,

상기 트랜지스터별 타이밍 민감도를 획득하는 단계는, 상기 라이브러리 특성화 과정에서 출력된 트랜지스터별 국부 기여도, 타이밍 값의 국부 표준편차 및 트랜지스터별 mismatch 표준편차로부터, 상기 국부 기여도의 제곱근에 상기 국부 표준편차를 곱하고 상기 mismatch 표준편차로 나누어 상기 트랜지스터별 타이밍 민감도의 크기를 복원하는 단계, 및 상기 변동 그룹이 구동하는 출력 천이 방향과 상기 타이밍 아크의 출력 천이 방향의 일치 여부에 따라 상기 민감도의 부호를 결정하는 단계를 포함하는, 셀 타이밍 변동 산출 방법.

【청구항 16】

제 1 항에 있어서,

상기 변동량은 상기 변동 그룹에 속하는 트랜지스터별로 상이한 결정론적 값으로 주어지고,

상기 타이밍 변화량은 상기 트랜지스터별 타이밍 민감도와 상기 트랜지스터별 변동량의 곱을 합산하여 산출되는, 셀 타이밍 변동 산출 방법.

【청구항 17】

제 16 항에 있어서,

상기 트랜지스터별 변동량은 경년 열화, 레이아웃 근접 효과 및 기계적 응력 중 적어도 하나에 의해 트랜지스터별로 산출된 소자 파라미터의 이동량인, 셀 타이밍 변동 산출 방법.

【청구항 18】

컴퓨터에 의해 수행되는 라이브러리 특성화 데이터의 검증 방법으로서,

셀의 타이밍 아크에 대하여, 상기 셀을 구성하는 복수의 트랜지스터 각각의 소자 파라미터를 개별적으로 섭동한 회로 시뮬레이션 결과로부터 트랜지스터별 타이밍 변화량을 획득하는 단계;

상기 복수의 트랜지스터 중 변동 그룹에 속하는 트랜지스터들의 상기 소자 파라미터를 동일한 섭동량으로 동시에 섭동한 회로 시뮬레이션 결과로부터 그룹 타이밍 변화량을 획득하는 단계;

상기 변동 그룹에 속하는 트랜지스터들의 상기 트랜지스터별 타이밍 변화량을 부호를 유지한 채 합산한 값과 상기 그룹 타이밍 변화량의 차이를 산출하는 단계; 및

상기 차이가 임계값 이하인 경우 상기 트랜지스터별 타이밍 변화량으로부터 산출되는 민감도를 상기 변동 그룹의 동시 변동에 따른 타이밍 변화량의 산출에 사용하도록 판정하고, 상기 임계값을 초과하는 경우 상기 타이밍 아크를 재특성화 또는 직접 특성화 대상으로 판정하는 단계를 포함하는, 검증 방법.

【청구항 19】

프로세서; 및

상기 프로세서에 의해 실행되는 명령어를 저장하는 메모리를 포함하고,

상기 명령어는 상기 프로세서로 하여금 제 1 항 내지 제 18 항 중 어느 한 항의 방법을 수행하도록 하는, 셀 타이밍 변동 산출 장치.

【청구항 20】

제 1 항 내지 제 18 항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능 기록 매체.

【요약서】

【요약】


셀 라이브러리의 국부 변동(LVF) 특성화 과정에서 산출되는 트랜지스터별 타이밍 민감도를 재사용하여, 복수의 트랜지스터가 동시에 변동될 때의 셀 타이밍 변화량을 추가 회로 시뮬레이션 없이 산출하는 방법이 개시된다. 트랜지스터를 전역 변동 그룹으로 분류하고, 그룹에 속하는 트랜지스터별 민감도를 부호를 유지한 채 합산하여 그룹 민감도를 산출하며, 전역 변동량과 그룹 민감도의 곱으로 타이밍 변화량을 산출한다. 동일한 민감도 데이터로부터 국부 변동 통계량은 제곱합의 제곱근으로, 전역 변동 타이밍 변화량은 부호 합으로 산출된다. 그룹 동시 섭동 시뮬레이션과 합산 값의 비교로 데이터의 정합성과 교차항의 크기를 검증하고, 2 차 항과 로그 영역 모델로 대변동 및 복합 변동의 정확도를 확보한다. 산출된 상대 변화율을 공칭 라이브러리 테이블에 보간·적용하여 임의의 전역 변동점의 타이밍 라이브러리를 생성하고, 셀별 디레이트를 정적 타이밍 분석에 제공한다.

【대표도】


도 1

【도면】

【도 1】




【도 2】




【도 3】

[도 3] NAND2 A→ZN 하강, 문턱 전압 파라미터, 트랜지스터별 기여 (1σ mismatch / 3σ 전역)



【도 4】



T1, T2 : 타이밍 값 대비 비율 임계값 (예 : 0.5 %, 1 %), Δref : 기준 변동량 (예 : 3σ)

【도 5】

모델 격자 : 상대 변화율 $r(\text{slew}, \text{load})$

	1 fF	4 fF	12 fF
10 ps	+0.145	+0.149	+0.153
30 ps	+0.147	+0.139	+0.147
80 ps	+0.221	+0.159	+0.136

slew × load, 시뮬레이션 격자

이중 선형 보간
(격자 밖은 경계값)

【도 5】



라이브러리 테이블 (cell_fall) : $v_{\text{new}} = v_{\text{old}} \cdot (1 + r)$

	0.5 fF	2 fF	6 fF	16 fF
5 ps	$v \cdot (1+r)$	$v \cdot (1+r)$	$v \cdot (1+r)$	$v \cdot (1+r)$
20 ps	$v \cdot (1+r)$	$v \cdot (1+r)$	$v \cdot (1+r)$	$v \cdot (1+r)$
50 ps	$v \cdot (1+r)$	$v \cdot (1+r)$	$v \cdot (1+r)$	$v \cdot (1+r)$
100 ps	$v \cdot (1+r)$	$v \cdot (1+r)$	$v \cdot (1+r)$	$v \cdot (1+r)$

라이브러리 고유 인덱스 (단위 : time_unit, capacitive_load_unit 로 변환)


【도 6】

【도 6】



【도 7】

[도 7]



변리사 검토 메모 (명세서 외)

- 핵심 차별점: (1) LVF 국부 변동용 트랜지스터별 민감도의 전역 변동 재사용, (2) 동일 데이터의 RSS(국부)와 부호 합(전역) 이중 결합, (3) 그룹 동시 섭동 대비 개별 합산의 적합성 검증과 교차항 정량화, (4) 로그 영역 2 차 결합, (5) 부호 없는 기여도로부터의 복원, (6) 상대 변화율 보간에 의한 라이브러리 생성과 셀별 디레이트.
- 선행기술 검토 대상: 통계적 STA(SSTA)의 canonical delay model(전역 파라미터별 민감도를 직접 섭동으로 산출), 특성화 도구의 sensitivity-based LVF(국부 변동 전용), 코너 간 라이브러리 보간/스케일링 특허, AOCV/POCV 디레이트 산출 방법. 독립항 1의 마지막 한정("국부 변동 통계량을 산출하기 위한 특성화 과정에서 산출된 것")이 이들과의 차별 요소이며, 필요 시 청구항 2의 이중 결합을 독립항에 편입하는 안을 검토.
- 수학적 자체가 아닌 라이브러리 데이터 생성·검증이라는 기술적 결과에 청구항이 귀결되도록 작성하였음. 청구항 18(검증 방법)은 별도 카테고리 분리 출원 가능.
- 실험 수치는 45 nm 급 예시 모델(foundry 모델 아님) 결과이며 명세서에는 조건과 함께 기재하였음.