# 南京理工大学计算机科学与工程学院 计算机系统结构实验报告

实验名称	单周期 CPU 上板验证实验	
学生姓名	XX	-
学生学号		<u>-</u>
实验地点	1003	

# 目录

1	实验目的	3
2	实验设备	3
3	实验内容	3
4	实验程序	7
5	实验结果	29

# 1 实验目的

- 1. 理解 MIPS 指令结构, 理解 MIPS 指令集中常用指令的功能和编码, 学会对这些 指令进行归纳分类。
- 2. 了解熟悉 MIPS 体系的处理器结构,如延迟槽,哈佛结构的概念。
- 3. 熟悉并掌握单周期 CPU 的原理和设计。
- 4. 进一步加强运用 verilog 语言进行电路设计的能力。
- 5. 为后续设计多周期 cpu 的实验打下基础。

# 2 实验设备

- 1. 装有 Xilinx Vivado 的计算机一台
- 2. LS-CPU-EXB-002 教学系统实验箱一套

# 3 实验内容

单周期 CPU 就是在 1 个 CPU 周期内执行完一条指令,执行指令所需的微操作由控 制器产生,结构简单,容易设计。指令系统可包括如下指令类型:

运算类指令: 算术运算、逻辑运算、移位运算, 如 ADD 、SUB、AND、NOT 、 SLL、SRL 等等。

传送类指令:寄存器之间的传送、立即数传送,如 MOVZ、MOVN、

MFHI 等等。

访存类指令:读存储器指令、写存储器指令,如 LB、LW、SB、SW 等等。

控制类指令:无条件转移、有条件转移,如 J、JR、JAL、BEQ 等等。

设计中所有寄存 器和存储器都是异步读同步写的,即读出数据不需要时钟控制,但写入数据需时钟控制。 故单周期 CPU 的运作即:在一个时钟周期内,根据 PC 值从指令 ROM 中读出相应的 指令,将指令译码后从寄存器堆中读出需要的操作数,送往 ALU 模块,ALU模块运算 得到结果。 如果是 store 指令,则 ALU 运算结果为数据存储的地址,就向数据 RAM 发出写请 求,在下一个时钟上升沿真正写入到数据存储器。 如果是 load 指令,则 ALU 运算结果为数据存储的地址,根据该值从数据存 RAM 中 读出数据,送往寄存器堆,根据目的寄存器发出写请求,在下一个时钟上升沿真正写入 到寄存器堆中。 如果非 load/store 操作,若有写寄存器堆的操作,则直接将 ALU 运算结果送往寄存器堆,根据目的寄存器发出写请求,在下一个时钟上升沿真正写入到寄存器堆中。 如果是分支跳转指令,则是需要将结果写入到 pc 寄存器中的。

本实验要求: 根据提供的 32 位 MIPS 框架,至少实现 5 条指令(运算类、传送类、访存类、 控制转移类等)的上板验证。

指令格式: 按 32 位 MIPSCPU 的指令格式(参考 32 位 MIPSCPU 指令集规范) 如: MIPS32 指令的三种格式,如下图:

R 类型:							
- K 类型.	31-26	25-21	20-16	15-11	10-6	5-0	
	ор	<u>rs</u>	<u>rt</u>	<u>rd</u>	sa	func	
类型:	31-26		25-21	20-16		15-0	
	ор		<u>rs</u>	rt	in	nmediate	
」类型:	31-26		25-0				
ор				address			

## 其中

op: 为操作码;

rs: 为第 1 个源操作数寄存器,寄存器地址(编号)是  $00000^{^{\circ}}111111$ ,  $00^{^{\circ}}1F$ ;

rt: 为第 2 个源操作数寄存器,或目的操作数寄存器,寄存器地址 (同上);

rd: 为目的操作数寄存器,寄存器地址(同上);

sa: 为位移量(shift amt),移位指令用于指定移多少位;

func: 为功能码,在寄存器类型指令中(R 类型)用来指定指令的功能;

immediate: 为 16 位立即数,用作无符号的逻辑操作数、有符号的算术操作数、数据加载(Laod)/数据保存(Store)指令的数据地址字节偏移量和分支指令中相对程序计数器(PC)的有符号偏移量;address: 为地址。

#### 运算类指令

add rd, rs, rt (说明:以助记符表示,是汇编指令;以代码表示,是机器指令)功能: rd←rs+rt。reserved 为预留部分,即未用,一般填"0"。

000000 rs(5位) rt(5位) rd(5位) reserved

#### 传送类指令

move <u>rd</u>, <u>rs</u> 功能: <u>rd←rs</u>。

000001	rs(5位)	00000	rd(5位)	reserved

#### 存储器读/写指令

sw rt,immediate(rs) 写存储器

功能: memory[rs+(sign-extend)immediate]←rt; immediate 符号扩展再相加。

000010	rs(5位)	rt(5位)	immediate(16位)
--------	--------	--------	----------------


#### 分支指令

beq rs,rt,immediate

功能: if(<u>rs=rt</u>) <u>pc←pc</u> + 4 + (sign-extend)immediate <<2;

000011 rs(5位) rt(5位) immediate(位移量, 16位)

## 数据通路: 单周期 32 位 MIPSCPU 的参考如下图:



# 4 实验程序

## 1. adder.v

```
'timescale 1ns / 1ps
//****************************
// > 文件名: adder.v
// > 描述: 加法器,直接使用"+",会自动调用库里的加法器
//**********************************
module adder(
 input [31:0] operand1,
 input [31:0] operand2,
 input
        cin,
 output [31:0] result,
 output
         cout
 );
 assign {cout,result} = operand1 + operand2 + cin;
endmodule
```

### 2. alu.v

```
'timescale 1ns / 1ps
//***********************
// > 文件名: alu.v
// > 描述: ALU 模块, 可做 12 种操作
//*****************************
module alu(
 input [11:0] alu control, // ALU 控制信号
 input [31:0] alu src1, // ALU 操作数 1,为补码
 input [31:0] alu src2, // ALU 操作数 2, 为补码
 output [31:0] alu result // ALU 结果
 );
 // ALU 控制信号, 独热码
 wire alu add; //加法操作
 wire alu sub; //减法操作
 wire alu slt; //有符号比较,小于置位,复用加法器做减法
 wire alu sltu; //无符号比较,小于置位,复用加法器做减法
 wire alu and; //按位与
 wire alu nor; //按位或非
```

```
wire alu or; //按位或
  wire alu xor; //按位异或
  wire alu sll; //逻辑左移
  wire alu srl; //逻辑右移
  wire alu_sra; //算术右移
  wire alu lui; //高位加载
  assign alu add = alu control[11];
  assign alu sub = alu control[10];
  assign alu_slt = alu_control[ 9];
  assign alu sltu = alu control[8];
  assign alu and = alu control[7];
  assign alu nor = alu control[6];
  assign alu_or = alu_control[5];
  assign alu xor = alu control[4];
  assign alu sll = alu control[3];
  assign alu srl = alu control[2];
  assign alu sra = alu control[1];
  assign alu lui = alu control[0];
  wire [31:0] add sub result;
  wire [31:0] slt result;
  wire [31:0] sltu result;
  wire [31:0] and result;
  wire [31:0] nor result;
  wire [31:0] or_result;
  wire [31:0] xor result;
  wire [31:0] sll result;
  wire [31:0] srl result;
  wire [31:0] sra result;
  wire [31:0] lui result;
                                          // 与结果为两数按位与
  assign and result = alu src1 & alu src2;
                                       // 或结果为两数按位或
  assign or result = alu src1 | alu src2;
  assign nor result = \sim or result;
                                      // 或非结果为或结果按位取反
  assign xor result = alu src1 ^ alu src2; // 异或结果为两数按位异或
  assign lui result = {alu src2[15:0], 16'd0}; // 立即数装载结果为立即数移位至高半字
节
//----{加法器}begin
//add,sub,slt,sltu 均使用该模块
  wire [31:0] adder operand1;
  wire [31:0] adder operand2;
  wire
          adder cin
```

```
wire [31:0] adder result;
         adder cout ;
  wire
  assign adder operand1 = alu src1;
  assign adder operand2 = alu add? alu src2: ~alu src2;
  assign adder cin
                  = ~alu add; //减法需要 cin
  adder adder module(
  .operand1(adder operand1),
  .operand2(adder operand2),
       (adder cin ),
  .cin
  .result (adder result ),
  .cout (adder cout )
  );
  //加减结果
  assign add sub result = adder result;
 //slt 结果
 //adder src1[31] adder src2[31] adder result[31]
                    X(0 或 1)
                               "正-负",显然小于不成立
      0
              1
  //
 //
      0
              0
                     1
                            相减为负,说明小于
                            相减为正,说明不小于
 //
      0
              0
                     0
 //
      1
              1
                     1
                            相减为负,说明小于
 //
                            相减为正,说明不小干
      1
              1
                     0
      1
              0
                    X(0 或 1)
                               "负-正",显然小于成立
  assign slt result[31:1] = 31'd0;
   assign slt result[0] = (alu src1[31] & \sim alu src2[31]) \mid (\sim (alu_src1[31] \land alu_src2[31]) & (alu_src1[31] \land alu_src2[31]) 
adder result[31]);
 //sltu 结果
  //对于 32 位无符号数比较, 相当于 33 位有符号数({1'b0,src1}和{1'b0,src2})的比较,
最高位0为符号位
  //故,可以用 33 位加法器来比较大小,需要对{1'b0,src2}取反,即需要
\{1'b0,src1\}+\{1'b1,\sim src2\}+cin
  //但此处用的为32位加法器,只做了运算:
                                                     src1 + ~src2 +cin
 //32 位 加 法 的 结 果 为 {adder cout,adder result}, 则 33 位 加 法 结 果 应 该 为
{adder cout+1'b1,adder result}
  //对比 slt 结果注释,知道,此时判断大小属于第二三种情况,即源操作数 1 符号位
为 0, 源操作数 2 符号位为 0
  //结果的符号位为 1, 说明小于, 即 adder cout+1'b1 为 2'b01, 即 adder cout 为 0
  assign sltu result = {31'd0, ~adder cout};
//----{加法器}end
//----{移位器}begin
 // 移位分三步进行,
```

```
// 第一步根据移位量低 2 位即[1:0]位做第一次移位,
// 第二步在第一次移位基础上根据移位量[3:2]位做第二次移位,
// 第三步在第二次移位基础上根据移位量[4]位做第三次移位。
wire [4:0] shf;
assign shf = alu src1[4:0];
wire [1:0] shf 1 0;
wire [1:0] shf 3 2;
assign shf_1_0 = shf[1:0];
assign shf 3 = shf[3:2];
// 逻辑左移
wire [31:0] sll step1;
wire [31:0] sll step2;
移位
    1位
    2 位
    | {32{shf 1 0 == 2'b11}} & {alu src2[28:0], 3'd0}; // 若 shf[1:0]="11",左移
3 位
移位
    次移位结果左移 4位
    次移位结果左移 8 位
    | {32{shf 3 2 == 2'b11}} & {sll step1[19:0], 12'd0}; // 若 shf[3:2]="11",第一
次移位结果左移 12 位
assign sll result = shf[4] ? {sll step2[15:0], 16'd0} : sll step2; // 若 shf[4]="1",第二次
移位结果左移 16 位
// 逻辑右移
wire [31:0] srl step1;
wire [31:0] srl step2;
移位
    1位,高位补0
    2位,高位补0
    3位,高位补0
```

```
移位
           | {32{shf 3 2 == 2'b01}} & {4'd0, srl step1[31:4]} // 若 shf[3:2]="01",第一
次移位结果右移 4 位,高位补 0
           \{32\{shf 3 2 == 2b10\}\}\ & \{8b0, srl step1[31:8]\}\ // 若 shf[3:2]="10",第一
次移位结果右移 8 位,高位补 0
           | {32{shf 3 2 == 2'b11}} & {12'd0, srl step1[31:12]}; // 若 shf[3:2]="11",第
一次移位结果右移 12 位,高位补 0
  assign srl result = shf[4] ? {16'd0, srl step2[31:16]} : srl step2; // 若 shf[4]="1",第二
次移位结果右移 16 位,高位补 0
 // 算术右移
  wire [31:0] sra step1;
  wire [31:0] sra step2;
  assign sra_step1 = \{32\{\text{shf } 1 \ 0 == 2'b00\}\}\ & alu src2
                                                                          // 若
shf[1:0]="00",不移位
          \{32\{ shf 1 0 = 2'b01 \}\}\ & {alu src2[31], alu src2[31:1]}
                                                                          // 若
shf[1:0]="01",右移 1 位,高位补符号位
          | \{32\{ shf \ 1 \ 0 == 2'b10 \} \}  & \{\{2\{ alu \ src2[31] \} \}, \ alu \ src2[31:2] \}
                                                                          // 若
shf[1:0]="10",右移 2 位,高位补符号位
          | \{32\{ shf \ 1 \ 0 == 2'b11 \} \}  & {\{3\{alu \ src2[31]\}\}, \ alu \ src2[31:3]\};
                                                                          // 若
shf[1:0]="11",右移 3 位,高位补符号位
  assign sra step2 = \{32\{\text{shf 3 2} == 2'b00\}\}\ & sra step1
                                                                          // 若
shf[3:2]="00",不移位
          \{32\{\text{shf 3 2} = 2'b01\}\}\ & \{\{4\{\text{sra step1}[31]\}\}\}\, sra step1[31:4]}
shf[3:2]="01",第一次移位结果右移 4 位,高位补符号位
          shf[3:2]="10",第一次移位结果右移 8 位,高位补符号位
           \{32\{shf 3 2 == 2b11\}\}\ & \{\{12\{sra step1[31]\}\}\}\, sra step1[31:12]}; // 若
shf[3:2]="11",第一次移位结果右移 12 位,高位补符号位
  assign sra result = shf[4] ? {{16{sra step2[31]}}}, sra step2[31:16]} : sra step2; // 若
shf[4]="1",第二次移位结果右移 16 位,高位补符号位
//----{移位器}end
 // 选择相应结果输出
  assign alu result = (alu add|alu sub) ? add sub result[31:0]:
            alu slt
                        ? slt result:
            alu sltu
                        ? sltu result:
                         ? and result:
            alu and
                        ? nor result:
            alu nor
                        ? or result:
            alu or
            alu xor
                        ? xor result:
            alu sll
                        ? sll result:
                        ? srl result:
            alu srl
                        ? sra result:
            alu sra
```

```
alu_lui ? lui_result :
32'd0;
endmodule
```

## 3. data ram.v

```
'timescale 1ns / 1ps
// > 文件名: data mem.v
// > 描述: 异步数据存储器模块,采用寄存器搭建而成,类似寄存器堆
       同步写, 异步读
module data ram(
               // 时钟
 input
         clk,
                // 字节写使能
 input [3:0] wen,
                // 地址
 input [4:0] addr,
 input [31:0] wdata, // 写数据
 output reg [31:0] rdata,
                    // 读数据
 //调试端口,用于读出数据显示
 input [4:0] test addr,
 output reg [31:0] test data
);
 reg [31:0] DM[31:0]; //数据存储器,字节地址 7'b000 0000~7'b111 1111
 //写数据
 always @(posedge clk) // 当写控制信号为 1,数据写入内存
 begin
   if(wen[3])
   begin
     DM[addr][31:24] \le wdata[31:24];
   end
 end
 always @(posedge clk)
 begin
   if(wen[2])
   begin
     DM[addr][23:16] \le wdata[23:16];
   end
 end
 always @(posedge clk)
 begin
   if(wen[1])
   begin
     DM[addr][15: 8] \le wdata[15: 8];
```

```
end
end
always @(posedge clk)
begin
  if(wen[0])
  begin
    DM[addr][7:0] \le wdata[7:0];
end
//读数据,取4字节
always @(*)
begin
  case (addr)
    5'd0 : rdata \le DM[0];
    5'd1 : rdata \le DM[1];
    5'd2 : rdata \le DM[2];
    5'd3 : rdata \le DM[3];
    5'd4 : rdata \le DM[4];
    5'd5 : rdata \le DM[5];
    5'd6 : rdata \le DM[6];
    5'd7 : rdata \le DM[7];
    5'd8 : rdata \leq DM[8];
    5'd9 : rdata \leq DM[9];
    5'd10: rdata \le DM[10];
    5'd11: rdata \le DM[11];
    5'd12: rdata \le DM[12];
    5'd13: rdata <= DM[13];
    5'd14: rdata <= DM[14];
    5'd15: rdata <= DM[15];
    5'd16: rdata <= DM[16];
    5'd17: rdata \le DM[17];
    5'd18: rdata \le DM[18];
    5'd19: rdata \le DM[19];
    5'd20: rdata <= DM[20];
    5'd21: rdata \le DM[21];
    5'd22: rdata <= DM[22];
    5'd23: rdata <= DM[23];
    5'd24: rdata <= DM[24];
    5'd25: rdata <= DM[25];
    5'd26: rdata <= DM[26];
    5'd27: rdata \le DM[27];
    5'd28: rdata <= DM[28];
    5'd29: rdata <= DM[29];
```

```
5'd30: rdata <= DM[30];
       5'd31: rdata \le DM[31];
    endcase
  end
  //调试端口,读出特定内存的数据
  always @(*)
  begin
    case (test addr)
       5'd0 : test data \leq DM[0];
       5'd1 : test data \leq DM[1];
       5'd2 : test data \leq DM[2];
       5'd3 : test data \leq DM[3];
       5'd4 : test data \leq DM[4];
       5'd5 : test data \leq DM[5];
       5'd6 : test data \leq DM[6];
       5'd7 : test data \leq DM[7];
       5'd8 : test data \leq DM[8];
       5'd9 : test data \leq DM[9];
       5'd10: test data \leq DM[10];
       5'd11: test data \le DM[11];
       5'd12: test data <= DM[12];
       5'd13: test data <= DM[13];
       5'd14: test data \leq DM[14];
       5'd15: test data \leq DM[15];
       5'd16: test data <= DM[16];
       5'd17: test data <= DM[17];
       5'd18: test data \le DM[18];
       5'd19: test data <= DM[19];
       5'd20: test data <= DM[20];
       5'd21: test data <= DM[21];
       5'd22: test data \leq DM[22];
       5'd23: test data \leq DM[23];
       5'd24: test data <= DM[24];
       5'd25: test data <= DM[25];
       5'd26: test data \leq DM[26];
       5'd27: test data \leq DM[27];
       5'd28: test data \leq DM[28];
       5'd29: test data \leq DM[29];
       5'd30: test data \leq DM[30];
       5'd31: test data \le DM[31];
    endcase
  end
endmodule
```

```
'timescale 1ns / 1ps
// > 文件名: inst rom.v
// > 描述: 异步指令存储器模块,采用寄存器搭建而成,类似寄存器堆
         内嵌好指令, 只读, 异步读
module inst rom(
  input
        [4:0] addr, // 指令地址
  output reg [31:0] inst
                     // 指令
  );
  wire [31:0] inst rom[19:0]; // 指令存储器,字节地址 7'b000 0000~7'b111 1111
  //------ 指令编码 ------|指令地址|--- 汇编指令 ----| 指令结果 ----//
  assign inst rom [0] = 32\text{h}24010001; // 00H: addiu $1,$0,#1 | $1 = 0000 0001H
  assign inst rom [1] = 32'h00011100; // 04H: sll $2,$1,#4 | $2 = 0000 0010H
  assign inst rom [2] = 32'h00411821; // 08H: addu $3,$2,$1 | $3 = 0000 0011H
  assign inst rom [3] = 32'h00022082; // 0CH: srl $4,$2,#2 | $4 = 0000 0004H
  assign inst rom [4] = 32'h00642823; // 10H: subu $5,$3,$4 | $5 = 0000 000DH
  assign inst rom[5] = 32'hAC250013; // 14H: sw $5,#19($1) | Mem[0000 0014H] =
0000 000DH
  assign inst rom [6] = 32'h00A23027; // 18H: nor $6,$5,$2 | $6 = FFFF FFE2H
  assign inst rom [7] = 32'h00C33825; // 1CH: or $7,$6,$3 | $7 = FFFF FFF3H
  assign inst rom [8] = 32'h00E64026; // 20H: xor $8,$7,$6 | $8 = 0000 0011H
  assign inst rom[9] = 32'hAC08001C; // 24H: sw $8 ,#28($0) | Mem[0000 001CH] =
0000 0011H
  assign inst rom[10] = 32\text{'h}00\text{C}7482\text{A}; // 28\text{H}: slt $9,$6,$7 | $9 = 0000 \ 0001\text{H}
  assign inst rom[11] = 32'h11210002; // 2CH: beq $9,$1,#2 | 跳转到指令 34H
  assign inst rom[12] = 32'h24010004; // 30H: addiu $1,$0,#4 | 不执行
  assign inst rom[13] = 32\text{h8C2A0013}; // 34\text{H}: lw $10, #19($1) | $10 = 0000 000DH
  assign inst rom[14] = 32'h15450003; // 38H: bne $10,$5,#3 | 不跳转
  assign inst rom[15] = 32\text{'h}00415824; // 3CH: and $11,$2,$1 | $11 = 0000 0000H
  assign inst rom[16] = 32'hAC0B001C; // 40H: sw $11,#28($0) | Men[0000 001CH] =
0000 0000H
  assign inst rom[17] = 32'hAC040010; // 44H: sw $4 ,#16($0) | Mem[0000 0010H] =
0000 0004H
  assign inst rom[18] = 32\text{h}3\text{C}0\text{C}000\text{C}; // 48H: lui $12,#12 | [R12] = 000\text{C} 0000H
  assign inst rom[19] = 32h08000000; // 4CH: j 00H | 跳转指令 00H
  //读指令,取4字节
  always @(*)
  begin
    case (addr)
      5'd0 : inst \le inst rom[0];
      5'd1 : inst \leq inst rom[1];
      5'd2 : inst \le inst rom[2];
```

```
5'd3 : inst \leq inst rom[3];
       5'd4 : inst <= inst_rom[4];
       5'd5 : inst \le inst rom[5];
       5'd6 : inst \le inst rom[6];
       5'd7 : inst \le inst rom[7];
       5'd8 : inst \le inst rom[8];
       5'd9 : inst \leq inst rom[9];
       5'd10: inst \le inst rom[10];
       5'd11: inst \le inst rom[11];
       5'd12: inst \le inst rom[12];
       5'd13: inst <= inst_rom[13];
       5'd14: inst <= inst rom[14];
       5'd15: inst <= inst rom[15];
       5'd16: inst <= inst_rom[16];
       5'd17: inst \le inst rom[17];
       5'd18: inst <= inst_rom[18];
       5'd19: inst \le inst rom[19];
       default: inst \leq 32'd0;
    endcase
  end
endmodule
```

## 5. regfile.v

```
'timescale 1ns / 1ps
//***************************
// > 文件名: regfile.v
// > 描述: 寄存器堆模块, 同步写, 异步读
module regfile(
 input
           clk.
 input
           wen,
 input
       [4:0] raddr1,
 input
       [4:0] raddr2,
 input
       [4:0] waddr,
       [31:0] wdata,
 input
 output reg [31:0] rdata1,
 output reg [31:0] rdata2,
       [4:0] test addr,
 input
 output reg [31:0] test data
 );
 reg [31:0] rf[31:0];
 // three ported register file
 // read two ports combinationally
```

```
// write third port on rising edge of clock
// register 0 hardwired to 0
always @(posedge clk)
begin
  if (wen)
  begin
     rf[waddr] <= wdata;
  end
end
//读端口1
always @(*)
begin
  case (raddr1)
     5'd1 : rdata1 \le rf[1];
     5'd2 : rdata1 \le rf[2];
     5'd3 : rdata1 \le rf[3];
     5'd4 : rdata1 \le rf[4];
     5'd5 : rdata1 \le rf[5];
     5'd6 : rdata1 \le rf[6];
     5'd7 : rdata1 \le rf[7];
     5'd8 : rdata1 \le rf[8];
     5'd9 : rdata1 \le rf[9];
     5'd10: rdata1 \le rf[10];
     5'd11: rdata1 \le rf[11];
     5'd12: rdata1 <= rf[12];
     5'd13: rdata1 <= rf[13];
     5'd14: rdata1 <= rf[14];
     5'd15: rdata1 \le rf[15];
     5'd16: rdata1 <= rf[16];
     5'd17: rdata1 \le rf[17];
     5'd18: rdata1 \le rf[18];
     5'd19: rdata1 \le rf[19];
     5'd20: rdata1 \le rf[20];
     5'd21: rdata1 \le rf[21];
     5'd22: rdata1 \le rf[22];
     5'd23: rdata1 <= rf[23];
     5'd24: rdata1 <= rf[24];
     5'd25: rdata1 <= rf[25];
     5'd26: rdata1 <= rf[26];
     5'd27: rdata1 \le rf[27];
     5'd28: rdata1 \le rf[28];
     5'd29: rdata1 <= rf[29];
     5'd30: rdata1 \le rf[30];
```

```
5'd31: rdata1 \le rf[31];
     default : rdata1 <= 32'd0;
  endcase
end
//读端口2
always @(*)
begin
  case (raddr2)
     5'd1 : rdata2 \le rf[1];
     5'd2 : rdata2 \le rf[2];
     5'd3 : rdata2 \le rf[3];
     5'd4 : rdata2 \le rf[4];
     5'd5 : rdata2 \le rf[5];
     5'd6 : rdata2 \le rf[6];
     5'd7 : rdata2 \le rf[7];
     5'd8 : rdata2 \le rf[8];
     5'd9 : rdata2 \le rf[9];
     5'd10: rdata2 \le rf[10];
     5'd11: rdata2 <= rf[11];
     5'd12: rdata2 \le rf[12];
     5'd13: rdata2 <= rf[13];
     5'd14: rdata2 <= rf[14];
     5'd15: rdata2 <= rf[15];
     5'd16: rdata2 <= rf[16];
     5'd17: rdata2 \le rf[17];
     5'd18: rdata2 \le rf[18];
     5'd19: rdata2 \le rf[19];
     5'd20: rdata2 <= rf[20];
     5'd21: rdata2 \le rf[21];
     5'd22: rdata2 \le rf[22];
     5'd23: rdata2 <= rf[23];
     5'd24: rdata2 <= rf[24];
     5'd25: rdata2 <= rf[25];
     5'd26: rdata2 \le rf[26];
     5'd27: rdata2 \le rf[27];
     5'd28: rdata2 \le rf[28];
     5'd29: rdata2 \le rf[29];
     5'd30: rdata2 \le rf[30];
     5'd31: rdata2 \le rf[31];
     default : rdata2 \le 32'd0;
  endcase
end
//调试端口,读出寄存器值显示在触摸屏上
always @(*)
```

```
begin
     case (test addr)
        5'd1 : test data \leq rf[1];
        5'd2 : test data \leq rf[2];
        5'd3 : test data \leq rf[3];
        5'd4 : test data \leq rf[4];
        5'd5 : test data \leq rf[5];
        5'd6 : test data \leq rf[6];
        5'd7 : test data \leq rf[7];
        5'd8 : test data \leq rf[8];
        5'd9 : test data \leq rf[9];
        5'd10: test data <= rf[10];
       5'd11: test data \le rf[11];
        5'd12: test data <= rf[12];
       5'd13: test data <= rf[13];
       5'd14: test data <= rf[14];
       5'd15: test data <= rf[15];
       5'd16: test data <= rf[16];
       5'd17: test data <= rf[17];
       5'd18: test data <= rf[18];
       5'd19: test data <= rf[19];
       5'd20: test data <= rf[20];
       5'd21: test data <= rf[21];
       5'd22: test data <= rf[22];
        5'd23: test data <= rf[23];
        5'd24: test data <= rf[24];
        5'd25: test data <= rf[25];
        5'd26: test data <= rf[26];
        5'd27: test data <= rf[27];
        5'd28: test data <= rf[28];
        5'd29: test data <= rf[29];
        5'd30: test data <= rf[30];
        5'd31: test data <= rf[31];
        default : test data <= 32'd0;</pre>
     endcase
  end
endmodule
```

## 6. single\_cycle\_cpu.v

```
// > 文件名: single cycle cpu.v
// > 描述:单周期 CPU 模块, 共实现 16 条指令
       指令 rom 和数据 ram 均采用异步读数据,以便单周期 CPU 好实现
//*****************************
'define STARTADDR 32'd0 // 程序起始地址
module single cycle cpu(
 input clk, // 时钟
 input resetn, // 复位信号, 低电平有效
 //display data
 input [4:0] rf addr,
 input [31:0] mem_addr,
 output [31:0] rf data,
 output [31:0] mem data,
 output [31:0] cpu pc,
 output [31:0] cpu inst
 );
//------{取指}begin-----//
 reg [31:0] pc;
 wire [31:0] next pc;
 wire [31:0] seq pc;
 wire [31:0] jbr target;
 wire jbr taken;
 // 下一指令地址: seq pc=pc+4
 assign seq pc[31:2] = pc[31:2] + 1'b1;
 assign seq pc[1:0] = pc[1:0];
 // 新指令: 若指令跳转, 为跳转地址; 否则为下一指令
 assign next pc = jbr taken? jbr target : seq pc;
 always @ (posedge clk) // PC 程序计数器
 begin
   if (!resetn) begin
     pc <= `STARTADDR; // 复位,取程序起始地址
   end
   else begin
     pc <= next pc; // 不复位, 取新指令
   end
 end
 wire [31:0] inst addr;
 wire [31:0] inst;
 assign inst addr = pc; // 指令地址: 指令长度 32 位
 inst rom inst rom module( // 指令存储器
```

```
(inst addr[6:2]), // I, 5,指令地址
    .addr
          (inst
                   ) // O, 32,指令
    .inst
 );
 assign cpu pc = pc;
                     //display pc
 assign cpu inst = inst;
//------{取指}end------//
//------{译码}begin------//
  wire [5:0] op;
  wire [4:0] rs;
  wire [4:0] rt;
  wire [4:0] rd;
  wire [4:0] sa;
  wire [5:0] funct;
  wire [15:0] imm;
  wire [15:0] offset;
  wire [25:0] target;
           = inst[31:26]; // 操作码
 assign op
           = inst[25:21]; // 源操作数 1
 assign rs
           = inst[20:16]; // 源操作数 2
 assign rt
 assign rd = inst[15:11]; // 目标操作数
 assign sa
           = inst[10:6]; // 特殊域,可能存放偏移量
 assign funct = inst[5:0]; // 功能码
 assign imm = inst[15:0]; // 立即数
 assign offset = inst[15:0]; // 地址偏移量
  assign target = inst[25:0]; // 目标地址
  wire op zero; // 操作码全 0
  wire sa zero; // sa 域全 0
  assign op zero = \sim(|op);
 assign sa zero = \sim(|sa);
 // 实现指令列表
  wire inst ADDU, inst SUBU, inst SLT, inst AND;
  wire inst NOR, inst OR, inst XOR, inst SLL;
  wire inst SRL, inst_ADDIU, inst_BEQ, inst_BNE;
  wire inst LW, inst SW, inst LUI, inst J;
                                      & (funct == 6'b100001);// 无符号加法
  assign inst ADDU = op zero & sa zero
 assign inst_SUBU = op_zero & sa zero
                                      & (funct == 6'b100011);// 无符号减法
 assign inst SLT = op zero & sa zero
                                    & (funct == 6'b101010);// 小于则置位
                                     & (funct == 6'b100100);// 逻辑与运算
 assign inst_AND = op_zero & sa_zero
                                     & (funct == 6'b100111);// 逻辑或非运算
  assign inst NOR = op zero & sa zero
```

```
assign inst OR = op zero & sa zero & (funct == 6'b100101);// 逻辑或运算
assign inst XOR = op zero & sa zero & (funct == 6'b100110);// 逻辑异或运算
assign inst_SLL = op_zero & (rs==5'd0) & (funct == 6'b000000);// 逻辑左移
assign inst SRL = op zero & (rs==5'd0) & (funct == 6'b000010);// 逻辑右移
                                          // 立即数无符号加法
assign inst ADDIU = (op == 6'b001001);
assign inst BEQ = (op == 6'b000100);
                                             // 判断相等跳转
                                             // 判断不等跳转
assign inst BNE = (op == 6'b000101);
assign inst LW = (op == 6'b100011);
                                            // 从内存装载

      assign inst_SW = (op == 6'b101011);
      // 向内存存储

      assign inst_LUI = (op == 6'b001111);
      // 立即数装载高半字节

      assign inst_J = (op == 6'b000010);
      // 直接跳转

// 无条件跳转判断
wire
        j taken;
wire [31:0] j target;
assign j taken = inst J;
// 无条件跳转目标地址: PC={PC[31:28],target<<2}
assign j target = {pc[31:28], target, 2'b00};
//分支跳转
         beq taken;
wire
wire
         bne taken;
wire [31:0] br target;
assign beq taken = (rs value == rt value); // BEQ 跳转条件: GPR[rs]=GPR[rt]
assign bne taken = ~beq taken; // BNE 跳转条件: GPR[rs] ≠ GPR[rt]
assign br target[31:2] = pc[31:2] + \{\{14\{offset[15]\}\}\}, offset\};
assign br target[1:0] = pc[1:0]; // 分支跳转目标地址: PC=PC+offset<<2
//跳转指令的跳转信号和跳转目标地址
                               // 指令跳转: 无条件跳转 或 满足分支跳转条件
assign jbr taken = j taken
          inst BEQ & beq taken
          inst BNE & bne taken;
assign jbr target = j taken ? j target : br target;
// 寄存器堆
wire rf wen;
wire [4:0] rf waddr;
wire [31:0] rf wdata;
wire [31:0] rs value, rt value;
regfile rf module(
  .clk (clk ), // I, 1
  .wen (rf wen ), // I, 1
  .raddr1 (rs ), // I, 5
```

```
.raddr2 (rt
               ), // I, 5
  .waddr (rf waddr), // I, 5
  .wdata (rf wdata), // I, 32
  .rdata1 (rs value), // O, 32
  .rdata2 (rt value), // O, 32
  //display rf
  .test addr(rf addr),
  .test data(rf data)
);
// 传递到执行模块的 ALU 源操作数和操作码
wire inst add, inst sub, inst slt,inst sltu;
wire inst and, inst nor, inst or, inst xor;
wire inst sll, inst srl, inst sra,inst lui;
assign inst add = inst ADDU | inst ADDIU | inst LW | inst SW; // 做加法运算指令
assign inst sub = inst SUBU; // 减法
assign inst slt = inst SLT; // 小于置位
assign inst sltu= 1'b0;
                     // 暂未实现
assign inst and = inst AND; // 逻辑与
assign inst nor = inst NOR; // 逻辑或非
assign inst or = inst OR; // 逻辑或
assign inst xor = inst XOR; // 逻辑异或
assign inst sll = inst SLL; // 逻辑左移
assign inst srl = inst SRL; // 逻辑右移
assign inst sra = 1'b0; // 暂未实现
assign inst lui = inst LUI; // 立即数装载高位
wire [31:0] sext imm;
wire inst shf sa; //使用 sa 域作为偏移量的指令
wire inst imm sign; //对立即数作符号扩展的指令
                  = {{16{imm[15]}}, imm};// 立即数符号扩展
assign sext imm
assign inst shf sa = inst SLL | inst SRL;
assign inst imm sign = inst ADDIU | inst LUI | inst LW | inst SW;
wire [31:0] alu operand1;
wire [31:0] alu operand2;
wire [11:0] alu control;
assign alu operand1 = inst shf sa? {27'd0,sa} : rs value;
assign alu operand2 = inst imm sign? sext imm: rt value;
assign alu control = {inst add, // ALU 操作码, 独热编码
            inst sub,
            inst slt,
```

```
inst_sltu,
           inst and,
           inst nor,
           inst or,
           inst xor,
           inst sll,
           inst srl,
           inst sra,
           inst lui};
            -----{译码}end-----//
//-----{执行}begin-----//
 wire [31:0] alu result;
 alu alu module(
   .alu control (alu control), // I, 12, ALU 控制信号
   .alu src1
            (alu operand1), // I, 32, ALU 操作数 1
   .alu src2
            (alu operand2), // I, 32, ALU 操作数 2
   .alu result (alu result ) // O, 32, ALU 结果
 );
//-----{执行}end------//
//-----{访存}begin-----//
 wire [3:0] dm wen;
 wire [31:0] dm addr;
 wire [31:0] dm wdata;
 wire [31:0] dm rdata;
 assign dm wen = {4{inst SW}} & resetn; // 内存写使能,非 resetn 状态下有效
 assign dm addr = alu result; // 内存写地址,为 ALU 结果
                           // 内存写数据,为 rt 寄存器值
 assign dm wdata = rt value;
 data ram data ram module(
             ), // I, 1, 时钟
   .clk (clk
   .wen (dm wen ), // I, 1, 写使能
   .addr (dm_addr[6:2]), // I, 32, 读地址
   .wdata (dm wdata ), // I, 32, 写数据
   .rdata (dm_rdata ), // O, 32, 读数据
   //display mem
   .test addr(mem addr[6:2]),
   .test data(mem data )
 );
//-----{访存}end-----//
//------{写回}begin-----//
```

## 7. single cycle cpu display.v

```
'timescale 1ns / 1ps
//*********************************
// > 文件名: single cycle cpu display.v
// > 描述: 单周期 CPU 显示模块,调用 FPGA 板上的 IO 接口和触摸屏
module single_cycle_cpu_display(
 //时钟与复位信号
 input clk,
 input resetn, //后缀"n"代表低电平有效
 //脉冲开关,用于产生脉冲 clk,实现单步执行
 input btn clk,
 //触摸屏相关接口,不需要更改
 output lcd rst,
 output lcd cs,
 output lcd rs,
 output lcd wr,
 output lcd rd,
 inout[15:0] lcd data io,
 output lcd bl ctr,
 inout ct int,
 inout ct sda,
 output ct scl,
 output ct rstn
//----{时钟和复位信号}begin
//不需要更改,用于单步调试
```

```
wire cpu clk; //单周期 CPU 里使用脉冲开关作为时钟,以实现单步执行
  reg btn clk r1;
  reg btn clk r2;
  always @(posedge clk)
  begin
    if(!resetn)
   begin
      btn_clk_r1 \le 1'b0;
    end
    else
   begin
      btn clk r1 <= ~btn clk;
    end
   btn_clk_r2 <= btn_clk_r1;
  end
  wire clk en;
  assign clk en = !resetn || (!btn_clk_r1 && btn_clk_r2);
  BUFGCE cpu clk cg(.I(clk),.CE(clk en),.O(cpu clk));
//----{时钟和复位信号}end
//----{调用单周期 CPU 模块}begin
 //用于在 FPGA 板上显示结果
  wire [31:0] cpu pc; //CPU 的 PC
  wire [31:0] cpu inst; //该 PC 取出的指令
  wire [4:0] rf addr; //扫描寄存器堆的地址
  wire [31:0] rf data; //寄存器堆从调试端口读出的数据
  reg [31:0] mem_addr; //要观察的内存地址
  wire [31:0] mem data; //内存地址对应的数据
  single cycle cpu cpu(
    .clk (cpu_clk ),
    .resetn (resetn ),
    .rf_addr (rf_addr ),
    .mem addr(mem addr),
    .rf data (rf data ),
    .mem data(mem data),
    .cpu pc (cpu pc ),
    .cpu inst(cpu inst)
//----{调用单周期 CPU 模块}end
```

```
//-----{调用触摸屏模块}begin-----//
//----{实例化触摸屏}begin
//此小节不需要更改
         display valid;
  reg
  reg [39:0] display name;
  reg [31:0] display value;
  wire [5:0] display number;
         input valid;
  wire
  wire [31:0] input value;
  lcd module (
    .clk
                      ), //10Mhz
             (clk
    .resetn
              (resetn
                       ),
    //调用触摸屏的接口
    .display valid (display valid),
    .display_name (display_name ),
    .display value (display value),
    .display number (display number),
    .input valid (input valid ),
    .input value (input value ),
   //lcd 触摸屏相关接口,不需要更改
    .lcd rst
              (lcd rst
                       ),
    .lcd cs
              (lcd cs
                        ),
    .lcd rs
              (lcd rs
    .lcd wr
              (lcd wr
                        ),
    .lcd rd
              (lcd rd
                        ),
    .lcd data io (lcd data io ),
    .lcd bl ctr (lcd bl ctr ),
    .ct int
             (ct_int
                      ),
    .ct sda
              (ct sda
                       ),
    .ct scl
             (ct scl
                       ),
   .ct rstn
              (ct rstn
                       )
 );
//----{实例化触摸屏}end
//----{从触摸屏获取输入}begin
//根据实际需要输入的数修改此小节,
//建议对每一个数的输入,编写单独一个 always 块
  always @(posedge clk)
  begin
    if (!resetn)
    begin
```

```
mem addr \leq 32'd0;
    end
    else if (input valid)
    begin
      mem addr <= input value;
    end
  end
  assign rf addr = display number-6'd5;
//----{从触摸屏获取输入}end
//----{输出到触摸屏显示}begin
//根据需要显示的数修改此小节,
//触摸屏上共有44块显示区域,可显示44组32位数据
//44 块显示区域从1开始编号,编号为1~44,
  always @(posedge clk)
  begin
    if (display number >6'd4 && display number <6'd37)
    begin //块号 5~36 显示 32 个通用寄存器的值
      display valid <= 1'b1;
      display name[39:16] <= "REG";
      display name[15: 8] \leq {4'b0011,3'b000,rf addr[4]};
      display name[7:0] \le \{4'b0011,rf addr[3:0]\};
      display_value
                     <= rf data;
     end
    else
    begin
      case(display number)
        6'd1: //显示 PC 值
        begin
          display valid <= 1'b1;
          display_name <= " PC";
          display value <= cpu pc;
        end
        6'd2: //显示 PC 取出的指令
        begin
          display_valid <= 1'b1;
          display_name <= "INST";</pre>
          display value <= cpu inst;
        end
        6'd3://显示要观察的内存地址
        begin
          display valid <= 1'b1;
          display name <= "MADDR";
          display value <= mem addr;
```

```
end
       6'd4://显示该内存地址对应的数据
       begin
         display valid <= 1'b1;
         display name <= "MDATA";
         display value <= mem data;
       end
       default:
       begin
         display valid <= 1'b0;
       end
     endcase
   end
 end
//-----{输出到触摸屏显示}end
//------{调用触摸屏模块}end------//
endmodule
```

# 5 实验结果

```
-- 指令编码 --
                                  ---|指令地址|--- 汇编指令 ----|- 指令结果 --
                                                                      | $1 = 0000_0001H
| $2 = 0000_0010H
assign inst_rom[ 0] = 32'h24010001; // 00H: addiu $1 ,$0,#1
assign inst_rom[ 1] = 32'h00011100; // 04H: sll $2 ,$1,#4
assign inst rom[ 2] = 32'h00411821; // 08H: addu $3 ,$2,$1
                                                                      $3 = 0000_0011H
assign inst_rom[ 3] = 32'h00022082; // 0CH: srl
                                                                      $4 = 0000_0004H
                                                        $4 ,$2,#2
assign inst_rom[ 4] = 32'h00642823; // 10H: subu $5 ,$3,$4
                                                                        $5 = 0000_000DH
                                                        $5,#19($1)
assign inst_rom[ 5] = 32'hAC250013; // 14H: sw
                                                                        Mem[0000_0014H] = 0000_000DH
assign inst_rom[ 6] = 32'h00A23027; // 18H: nor
                                                        $6,$5,$2
                                                                        $6 = FFFF FFE2H
assign inst_rom[ 7] = 32'h00C33825; // 1CH: or
assign inst_rom[ 8] = 32'h00E64026; // 20H: xor
                                                                        $7 = FFFF FFF3H
                                                        $7,$6,$3
                                                                        $8 = 0000 0011H
                                                       $8,$7,$6
                                                        $8 ,#28($0)
assign inst_rom[ 9] = 32'hAC08001C; // 24H: sw
                                                                        Mem[0000_001CH] = 0000_0011H
assign inst_rom[10] = 32'h00C7482A; // 28H: slt $9 ,$6,$7 assign inst_rom[11] = 32'h11210002; // 2CH: beq $9 ,$1,#2
                                                                        $9 = 0000 0001H
                                                                        跳转到指令34H
assign inst_rom[12] = 32'h24010004; // 30H: addiu $1 ,$0,#4
                                                                        不执行
assign inst_rom[13] = 32'h8C2A0013; // 34H: lw
assign inst_rom[14] = 32'h15450003; // 38H: bne
                                                                        $10 = 0000 000DH
                                                        $10,#19($1)
                                                        $10,$5,#3
                                                                        不跳转
                                                                        $11 = 0000 0000H
assign inst_rom[15] = 32'h00415824; // 3CH: and $11,$2,$1
assign inst_rom[16] = 32'hAC0B001C; // 40H: sw
                                                        $11,#28($0)
                                                                        Men[0000_001CH] = 0000_0000H
assign inst_rom[17] = 32'hAC040010; // 44H: sw
assign inst_rom[18] = 32'h3C0C000C; // 48H: lui
                                                        $4 ,#16($0)
                                                                        Mem[0000 0010H] = 0000 0004H
                                                                        [R12] = 000C_0000H
跳转指令00H
                                                       $12,#12
assign inst_rom[19] = 32'h08000000; // 4CH: j
                                                        аан
```

图表 1指令堆

PC 初值为第一条指令地址,通过按键,PC=PC+4,直到第二十条指令,再跳转到第一条指令。

解析第一条指令, addiu \$1,\$0,#1, 所以指令结果得到 1 号寄存器值为

## 1.从下图的 REG01 值为 1 可见。其余指令类似



图表 2 结果