

ANÁLISIS

DADO




HEXADECIMAL

E 1 Q3 Q2 Q1 Q0 Q3 Q3 Q4 Q0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Para Enable 5016 molliplica a Ti T3T2TiTo 5655 Sy 525 So 0001 011 101000 0001 2 1101001 0001 3 111 1001 0001 4 011 0001 0001 5 101 101 0001 8 111 111 0001 9 11 1001 0001 4 011 101 0001 4 11 101 0001 4 11 101 11 11 7 100011
T3 = EQ2Q,Q0 T2 = EQ,Q0 T1 = EQ0 T0 = E Estas salan por analisis visual	Sólo los T. dependen de E. por lo que todas los S son con mapas de Kornough de 4 voriables




NOMBRE

Mer	sage Bray	on Yosafat		
E	03020,00	D, D, D, D,	S	56 55 54 53 52 5, 50
1	0000	0001	b.	0011111
1	0001	0011	+	0000101
1	0011	0010	A	1110111
1	0010	0110	4	0111011
1	0110	0111	A	
1	0111	0101	n	0011011
1	0101	0100	9	0 1 1 1 1 1 0
1	0.100	11 00	0	1011011
1	1100	11 01	5	1011011
1	1101	1111	A	
1	1111	1110	F	10000111
1	1110	1010	A	0001111
1	1010	0000	6	Ds 2
La Pe	orma más Páce	l es el		00 01 11 10
(23)	look del map	a por E	00	00 00 00
D;	= Emapa + E	Q;	11	
5	i E=O quib orgo	y poor 0:	10	10 00 0
			00	200 200 200
'y ₃ =	E (Garago	0302)+EQ3		00 01 11 10 00 01 11 10
7-	E (0,02+0,0	$\overline{Q_0} + Q_3 \overline{Q_1} + Q_3 Q_0$	00	D of French
92	+EQ2		11 (10 1/600
			10	100-00
21-	F (122.50) 1 1202	on usuldot Uzu	(20)+E(Do=E(QQQ,+QQ,+QQQ,+QQQ,)+EQ



BOLETA

Boleta 2019630175	
E 0,0,0,0, 0,0,0,0,0,0	T, T, T, To 5 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5, 5
1 0000 0001	0001 0 1 1 1 0000
1 0010 0011	0001 0011
1 0011 0100	00016101111
1 0100 0101	0001 3 1 11 100
1 010 0111	0001 001000
1 0111 1000	000140110011
1 1000 1000	10013
	9500 01 11 10 96 00 01 14 10
El Plip-Plan Tomber el estado con un O solo	00 100 00 10
multiplies of Trable	01 000 01 0
To = E	11 11
$T_i = E \overline{Q_i} Q_o$	10 10 101
$T_z = E \overline{Q}_s Q_s Q_o$	0 + Ta
T3 = E (0,0,0,+0,0,0,0	,)
	00 00 01 11 10 5
Se= Q0, + Q2Q0+ Q2Q0	+ 00
Q, Q0 + Q3Q0	01
	10 11



CÓDIGO FUENTE

DADO

36

37

38

end if:

end process; 39 end architecture;

 $s \ll FF;$

```
1 library ieee;
 2 use ieee.std_logic_1164.all;
 4 entity Dado is port (
      CLK, CLR, E : in std logic;
 6
      S : out std_logic_vector (6 downto 0)
 7);
 8 end entity;
 9
10 architecture aDado of Dado is
11 signal FF : std_logic_vector (6 downto 0);
12 begin
13
      process (CLK, CLR)
14
      begin
15
           if CLR = '1' then
               FF <= "0000000";
16
17
           elsif rising edge(CLK) then
               if E = '0' then
18
19
                   FF \leftarrow FF;
20
               else
                   case FF is
21
22
                       when "0110000" => --Es un 1
                           FF <= "1101101";
23
24
                       when "1101101" => --Es un 2
25
                           FF <= "1111001";
26
                       when "1111001" => --Es un 3
27
                           FF <= "0110011";
                       when "0110011" => --Es un 4
28
29
                           FF <= "1011011";
30
                       when "1011011" => --Es un 5
31
                           FF <= "1011111";
32
                       when others => --Es un 6 (u otra cosa)
33
                           FF <= "0110000";
34
                   end case;
35
               end if:
```

HEXADECIMAL


```
1 library ieee;
 2 use ieee.std_logic_1164.all;
 4 entity Hexa is port (
      CLK, CLR, E : in std logic;
       S : out std_logic_vector (6 downto 0)
 6
 7);
 8 end entity;
10 architecture aHexa of Hexa is
11 signal FF : std logic vector (6 downto 0);
12 begin
13
       process (CLK, CLR)
14
       begin
           if CLR = '1' then
15
                FF <= "0000000";
16
17
           elsif rising edge(CLK) then
                if E = '0' then
18
                    FF \ll FF;
19
20
                else
21
                    case FF is
                        when "11111110" => --Es un 0
22
23
                            FF <= "0110000";
24
                        when "0110000" => --Es un 1
25
                            FF <= "1101101";
26
                        when "1101101" => --Es un 2
27
                            FF <= "1111001";
28
                        when "1111001" => --Es un 3
31
                          FF <= "1011011";
32
                      when "1011011" => --Es un 5
                         FF <= "1011111";
33
                      when "10111111" => --Es un 6
34
35
                          FF <= "1110000";
                      when "1110000" => --Es un 7
36
                          FF <= "1111111";
37
38
                      when "11111111" => --Es un 8
                          FF <= "1111011";
39
40
                      when "1111011" => --Es un 9
41
                          FF <= "1110111";
42
                      when "1110111" => --Es una A
43
                          FF <= "0011111";
44
                      when "0011111" => --Es una B
45
                         FF <= "1001110";
46
                      when "1001110" => --Es una C
47
                         FF <= "0111101";
48
                      when "0111101" => --Es una D
                          FF <= "1001111";
49
50
                      when "1001111" => --Es una E
51
                          FF <= "1000111";
52
                      when others => --Es una F (u otra cosa)
53
                          FF <= "1111110";
54
                  end case:
              end if:
55
          end if:
56
57
          S <= FF;
58
      end process;
```

```
1 library ieee;
 2 use ieee.std logic 1164.all;
 4 entity Nombre is port (
 5
       CLK, CLR, E : in std logic;
 6
       S : out std_logic_vector (8 downto 0)
7);
 8 end entity;
 9
10 architecture aNombre of Nombre is
11 signal FF : std logic vector (8 downto 0);
12 begin
13
       process (CLK, CLR)
14
       begin
15
           if CLR = '1' then
               FF <= "000000000";
16
17
           elsif rising edge(CLK) then
                if E = {}^{\dagger}0 then
18
                    FF \leftarrow FF;
19
20
               else
21
                    case FF is
22
                        when "000011111" => --00B
23
                            FF <= "000000101";
24
                        when "000000101" => --00R
25
                            FF <= "001110111";
26
                        when "001110111" => --00A
27
                            FF <= "000111011";
                        when "000111011" => --00Y
28
29
                            FF <= "011110111";
30
                        when "011110111" => --01A
31
                            FF <= "000010101";
32
                        when "000010101" => --00N
                            FF <= "010111011";
33
                        when "010111011" => --01Y
34
35
                            FF <= "001111110";
36
                        when "0011111110" => --000
                            FF <= "001011011";
37
38
                        when "001011011" => --00S
                            FF <= "101110111";
39
40
                        when "101110111" => --10A
41
                            FF <= "001000111";
42
                        when "001000111" => --00F
43
                            FF <= "111110111";
44
                        when "1111110111" => --11A
45
                            FF <= "000001111";
46
                        when others =>
                                        --00T(u otra cosa)
47
                            FF <= "000011111";
48
                    end case:
49
                end if:
            end if:
50
           S <= FF;
51
52
       end process;
53 end architecture;
```


```
1 library ieee;
 2 use ieee.std_logic_1164.all;
 4 entity Boleta is port (
       CLK, CLR, E : in std logic;
       S : out std_logic_vector (7 downto 0)
 7);
 8 end entity;
10 architecture aBoleta of Boleta is
11 signal FF : std logic vector (7 downto 0);
12 begin
       process (CLK, CLR)
13
14
       begin
15
           if CLR = '1' then
16
               FF <= "00000000";
17
           elsif rising edge(CLK) then
18
               if E = '0' then
                   FF \ll FF;
19
               else
20
21
                   case FF is
22
                        when "01101101" => --02
23
                            FF <= "01111110";
24
                        when "011111110" => --00
25
                            FF <= "00110000";
26
                        when "00110000" => --01
27
                            FF <= "01111011";
28
                        when "01111011" => --09
29
                            FF <= "01011111";
30
                        when "01011111" => --06
31
                            FF <= "01111001";
32
                        when "01111001" => --03
                            FF <= "11111110";
33
34
                        when "111111110" => --10
35
                            FF <= "10110000";
36
                        when "10110000" => --11
37
                            FF <= "00110011";
38
                        when "00110011" => --04
39
                            FF <= "11111001";
40
                        when others =>
                                            --13 (u otra cosa)
41
                            FF <= "01101101";
42
                    end case:
43
               end if:
44
           end if:
45
           S \leftarrow FF;
46
       end process:
47 end architecture;
```

SIMULACIONES EN GALAXY


DADO




HEXADECIMAL



NOMBRE




BOLETA




SIMULACIÓN EN PROTEUS

DADO


c1k = 1	24 * not used
e = 2	23 = s(4)
clr = 3	22 = s(6)
not used * 4	21 = s(1)
not used * 5	20 * not used
not used * 6	19 * not used
not used * 7	18 * not used
not used * 8	17 = s(2)
not used * 9	16 = s(3)
not used * 10	15 = s(0)
not used * 11	14 = s(5)
not used * 12	13 * not used




clk = 1	24 * not used
e = 2	23 * not used
clr = 3	22 = s(4)
not used * 4	21 = s(1)
not used * 5	20 = s(3)
not used * 6	19 * not used
not used * 7	18 = s(O)
not used * 8	17 = s(2)
not used * 9	16 = s(5)
not used * 10	15 = s(6)
not used * 11	14 * not used
not used * 12	13 * not used



clk = 1	24 * not used
clr = 2	23 = s(5)
e = 3	22 = s(1)
not used * 4	21 = s(O)
not used * 5	20 = s(8)
not used * 6	19 * not used
not used * 7	18 = s(3)
not used * 8	17 = s(7)
not used * 9	16 = s(2)
not used * 10	15 = s(4)
not used * 11	14 = s(6)
not used * 12	13 * not used



clk = 1	24 * not used
clr = 2	23 = s(7)
e = 3	22 = s(6)
not used * 4	21 = s(5)
not used * 5	20 = s(1)
not used * 6	19 * not used
not used * 7	18 * not used
not used * 8	17 = s(3)
not used * 9	16 = s(2)
not used * 10	15 = s(O)
not used * 11	14 = s(4)
not used * 12	13 * not used



CUESTIONARIO

1. ¿CUÁNTOS DISPOSITIVOS PLD 22V10 SON NECESARIOS PARA EL DESARROLLO DE ESTA PRÁCTICA?

Dado: 1

Hexadecimal: 1

Nombre: 1

Boleta: 1

2. ¿CUÁNTOS DISPOSITIVOS DE LA SERIE 74XX (TTL) Ó 40XX (CMOS) HUBIERAS NECESITADO PARA EL DESARROLLO DE ESTA PRÁCTICA?

Dado: 10

Hexadecimal: 18

Nombre: 19

Boleta: 16

3. ¿CUÁNTOS PINES DE ENTRADA/SALIDA DEL PLD 22V10 SE USAN EN LOS DISEÑOS?

Dado: 10 pines, 45% del total.

Hexadecimal: 10, 45% del total.

Nombre: 12, 54% del total.

Boleta: 11, 50% del total.

4. ¿CUÁNTOS TÉRMINOS PRODUCTO OCUPAN LAS ECUACIONES PARA CADA SEÑAL DE SALIDA Y QUE PORCENTAJE SE USA EN TOTAL DEL PLD 22V10 EN CADA APLICACIÓN?

Dado: En total, 39, que es el 42% del total.

Hexadecimal: En total 74, el 61% del total.

Nombre: En total 77, 63% del total.

Boleta: En total 64, 52% del total.

5. ¿ES POSIBLE IMPLEMENTAR LOS DISEÑOS USANDO CUALQUIER TIPO DE CODIFICACIÓN EN EL PLD22V10?

No realmente, aunque tiene limitaciones, es bastante potente un solo PLD.

6. ¿CUÁLES SON LAS SEÑALES QUE FUNCIONAN DE MANERA SÍNCRONA Y CUÁLES DE MANERA ASÍNCRONA?

Dado: CLR y CLK son asíncronos, E es síncrona.

Hexadecimal: CLR y CLK son asíncronos, E es síncrona.

Nombre: CLR y CLK son asíncronos, E es síncrona.

Boleta: CLR y CLK son asíncronos, E es síncrona.

7. ¿QUÉ PUEDES CONCLUIR DE ESTA PRÁCTICA?

Como lo suponía desde la práctica pasada, estos son los contadores que generan los números pseudoaleatorios en las computadoras, deben tener todavía más utilidades de las que podemos ver en esta práctica.