



INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE CÓMPUTO ACADEMIA DE SISTEMAS DIGITALES



DISEÑO DE SISTEMAS DIGITALES

Práctica de Laboratorio No. 2

"Registros"

Profesores:

VICTOR HUGO GARCIA ORTEGA JULIO CESAR SOSA SAVEDRA



OBJETIVO: Realizar un programa que implemente el funcionamiento de un Registro genérico mediante un lenguaje de descripción de hardware (HDL) en un PLD 22V10.

MATERIAL Y EQUIPO:

Mesa de instrumentación del laboratorio de sistemas digitales 1 PLD 22v10

Además de lo anterior, se puede optar por alguna de estas dos opciones:

Ademas de lo antenor, se puede opiar por alguna de estas dos opciones.							
1 Fuente de 5V	1 TEDDi	(T arjeta	E ducativa	para	D iseño		
1 Generador de funciones	Di gital).						
1 Interruptor de presión		2-1-1					
1 DIP switch de 10			o ognostración o				
11 Resistencias de 1KΩ							
7 Resistencias de 330Ω							
7 LEDS							
1 Protoboard							
Pinzas y cable para alambrar		6 C					

INTRODUCCIÓN TEÓRICA

Los registros son agrupaciones de Flip - Flops (FF) que tienen como objetivo almacenar varios bits de información. Estos registros pueden realizar diversas operaciones con el dato almacenado dependiendo de su configuración.

Las operaciones típicas que se pueden realizar con los registros son:

- 1. Carga.
- 2. Retención.
- 3. Corrimiento a la izquierda.
- 4. Corrimiento a la derecha.

Algunas configuraciones que podemos realizar con los registros son las siguientes:

- Registro básico. Este registro tiene un bus de entrada y salida de datos de "n" bits. Cada vez que se presenta el flanco activo de la señal de reloj, se almacena el dato que se encuentra a la entrada del bus de datos.
- ➤ Registro con control de carga. Este registro tiene un bus de entrada y salida de datos de "n" bits. El dato que se encuentra a la entrada del bus de datos se almacena en el flanco activo de la señal de reloj, solo cuando la señal de carga esta activada, en caso contrario el dato no es alterado.
- Registro con corrimiento a la derecha. Este registro tiene un bus de salida de datos de "n" bits y una entrada serial de un bit en el FF más significativo (MSB). Los bits se van recorriendo del bit MSB al bit LSB con cada flanco activo de la señal de reloj.



- Registro con corrimiento a la izquierda. Este registro tiene un bus de salida de datos de "n" bits y una entrada serial de un bit en el FF menos significativo (LSB). Los bits se van recorriendo del bit LSB al bit MSB con cada flanco activo de la señal de reloj.
- ➤ Registro con control de carga y corrimiento a la derecha. Este registro tiene un bus de entrada y salida de datos de "n" bits. También tiene una entrada serial de un bit en el FF MSB. El dato que se encuentra a la entrada del bus de datos se almacena en el flanco activo de la señal de reloj, solo cuando la señal de carga esta activada, en caso contrario se realiza un corrimiento a la derecha del dato almacenado.
- Registro con control de carga y corrimiento a la izquierda. Este registro tiene un bus de entrada y salida de datos de "n" bits. También tiene una entrada serial de un bit en el FF LSB. El dato que se encuentra a la entrada del bus de datos se almacena en el flanco activo de la señal de reloj, solo cuando la señal de carga esta activada, en caso contrario se realiza un corrimiento a la izquierda del dato almacenado.
- Registro con control de carga y corrimiento a la derecha y a la izquierda (Registro genérico). Este registro tiene un bus de entrada y salida de datos de "n" bits. También tiene una entrada serial de un bit en el FF LSB y MSB. Para controlar este registro debemos tener dos señales de operación que permitan seleccionar alguna de las operaciones de: carga, retención, corrimiento a la izquierda y corrimiento a la derecha.



PROCEDIMIENTO.

Antes de asistir al laboratorio:

1. Realizar un programa en HDL que permita implementar el diseño de un registro genérico como el que se muestra en la ilustración 1 y 2.




Ilustración 1 Símbolo del registro genérico.

Este registro consta de las siguientes señales:

- a) Bus de datos de entrada (D6,...,D0). Es el bus donde se coloca el dato a cargar en el registro.
- b) Bus de datos de salida (Q6,...,Q0). Es el bus donde se muestra el dato almacenado en el registro.
- c) Señales de operación (OPER1 y OPER0). Estas señales permiten seleccionar la operación a realizar en el registro.
- d) Señal de entrada serial (ES). En esta señal se coloca el bit que se va a cargar al FF0 cuando se aplica un corrimiento a la izquierda o al FF6 cuando se aplica un corrimiento a la derecha.

Para implementar el registro deben considerarse las operaciones mostradas en la tabla 1.


OPER1	OPER0	OPERACIÓN
0	0	RETENCIÓN
0	1	CARGA
1	0	CORRIMIENTO A LA IZQUIERDA
1	1	CORRIMIENTO A LA DERECHA

Tabla 1 Funcionamiento del registro.

A partir de la ilustración 2, obtener y programar las ecuaciones de cada FF del registro.

La asignación de pines la deben de hacer de acuerdo a la disponibilidad que se muestra en la hoja de especificaciones del PLD 22V10. Las señales del diseño pueden distribuirse de acuerdo a la ilustración 3.





llustración 2 Diagrama a bloques del diseño a realizar.



		C22V10	
clk	= 1 1	24 *	not used
es	= 2	23 *	not used
d(6)	= 3	22 *	not used
d(5)	= 4	21 *	not used
d(4)	= 5	20 =	q(6)
d(3)	= 6	19 =	q(5)
d(2)	= 7	18 =	q(4)
d(1)	= 8	17 =	q(3)
d(0)	= 9	16 =	q(2)
op (0)	= 10	15 =	q(1)
op (1)	= 11	14 =	q(0)
not used	* 12	13 =	clr

Ilustración 3 Distribución de señales en el PLD 22V10.

- 2. Simular el diseño en el ambiente de desarrollo.
- Una vez simulado el sistema construir el circuito mostrado en la ilustración 4 para probarlo en el laboratorio. En caso de usar la TEDDi este paso no es necesario.

En el laboratorio:

- 1. Programar el PLD 22V10 usando el programador disponible del laboratorio
- Colocar la frecuencia de la señal de reloj a 1 HZ. En caso de usar TEDDi ajustar la frecuencia con el potenciómetro "FREC". En caso de haber armado el circuito en protoboard, usar el generador de funciones.
- 3. Verificar el correcto funcionamiento del registro.

CUESTIONARIO

- 1. ¿Cuántos dispositivos PLD 22V10 son necesarios para el desarrollo de esta práctica?
- 2. ¿Cuántos dispositivos de la serie 74xx (TTL) ó 40xx (CMOS) hubieras necesitado para el desarrollo de esta práctica?
- 3. ¿Cuántos pines de entrada/salida del PLD 22V10 se usan en el diseño?
- 4. ¿Cuántos términos producto ocupan las ecuaciones para cada señal de salida y que porcentaje se usa en total del PLD 22V10?
- 5. ¿Cuáles son tus observaciones con respecto al funcionamiento del registro?
- 6. ¿Cuáles son las señales que funcionan de manera síncrona y cuales de manera asíncrona?
- 7. ¿Qué puedes concluir de esta práctica?






Ilustración 4 Diagrama esquemático.