

ANÁLISIS

Entrada $E_2 E_1 E_0$	$Q_3 Q_2 Q_1 Q_0$	$Q_3' Q_2' Q_1' Q_0'$	JK_3	JK_2	JK_1	JK_0
000	0000	0000	0X	0X	0X	0X
001	0000	0000	0X	0X	0X	0X
010	0000	0001	0X	0X	0X	1X
010	0001	0001	0X	0X	0X	X0
011	0001	0010	0X	0X	1X	X1
011	0010	0011	0X	0X	X0	1X
011	0011	0010	0X	0X	X0	X1
100	0010	0100	0X	1X	X1	0X
100	0011	0100	0X	1X	X1	X1
100	0100	0101	0X	X0	0X	1X
100	0101	0110	0X	X0	1X	X1
100	0110	0011	0X	X1	X0	1X
101	0100	0111	0X	X0	1X	1X
101	0101	0111	0X	X0	1X	0X
101	0110	0111	0X	X0	X0	1X
101	0111	1000	1X	X1	X1	X1
101	1000	1001	X0	0X	0X	1X
101	1001	0111	X1	1X	1X	0X
110	0111	1010	1X	X1	X0	X1

$E_2 E_1 E_0$	$Q_3 Q_2 Q_1 Q_0$	$Q'_3 Q'_2 Q'_1 Q'_0$	$J_3 K_3$	$J_2 K_2$	$J_1 K_1$	$J_0 K_0$
1 1 0	1 0 0 0	1 0 1 0	x 0	0 x	1 x	0 x
1 1 0	1 0 0 1	1 0 1 0	x 0	0 x	1 x	x 1
1 1 0	1 0 1 0	1 0 1 1	x 0	0 x	x 0	1 x
1 1 0	1 0 1 1	1 0 1 0	x 0	0 x	x 0	x 1
1 1 1	1 0 1 0	1 1 0 0	x 0	1 x	x 1	0 x
1 1 1	1 0 1 1	1 1 0 0	x 0	1 x	x 1	x 1
1 1 1	1 1 0 0	1 1 0 0	x 0	x 0	0 x	0 x
0 0 0	1 1 0 0	0 0 0 0	x 1	x 1	0 x	0 x

Para $i \in \mathbb{N} \mid 0 \leq i \leq 3$, $J_i = K_i$, \therefore sólo son 4 mapas

Nota: Usamos más de una vez en mapa, \bullet para uno
y Δ para el otro

$Q_3 Q_2 Q_1 Q_0$ $E_2 E_1 E_0$	000	001	010	011	100	101	110	111
000	0	0	0	0	0	0	0	0
001	0	0	0	0	0	0	0	0
010	0	0	0	0	0	0	0	0
011	0	0	0	0	0	0	0	0
100	0	0	0	0	0	0	0	0
101	0	0	0	0	0	0	0	0
110	0	0	0	0	0	0	0	0
111	0	0	0	0	0	0	0	0

Para $J_3 = S_3 \rightarrow \bullet$

$$J_3 = \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 Q_2 \bar{Q}_1 \bar{Q}_0 +$$

$$E_2 E_1 \bar{E}_0 \bar{Q}_3 Q_2 Q_1 Q_0 +$$

$$E_2 \bar{E}_1 E_0 \bar{Q}_3 Q_2 Q_1 Q_0 +$$

$$E_2 \bar{E}_1 E_0 Q_3 \bar{Q}_2 \bar{Q}_1 \bar{Q}_0 = K_3$$

Para $J_2 = K_2 \rightarrow \Delta$

$$J_2 = \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 Q_2 \bar{Q}_1 \bar{Q}_0 +$$

$$E_2 E_1 \bar{E}_0 \bar{Q}_3 Q_2 Q_1 Q_0 +$$


$$E_2 \bar{E}_1 E_0 \bar{Q}_3 Q_2 Q_1 Q_0 +$$

$$E_2 \bar{E}_1 E_0 Q_3 \bar{Q}_2 \bar{Q}_1 \bar{Q}_0 +$$

$$E_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 \bar{Q}_2 Q_1 +$$

$$E_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 Q_1 \bar{Q}_0 +$$

$$E_2 E_1 E_0 Q_3 \bar{Q}_2 Q_1 = K_2$$



$$f_1 = K_1 + \bullet$$

$$\begin{aligned} f_1 = & \bar{E}_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 \bar{Q}_2 \bar{Q}_1 \bar{Q}_0 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 \bar{Q}_2 \bar{Q}_1 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 \bar{Q}_2 Q_1 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 \bar{Q}_2 Q_0 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 Q_2 \bar{Q}_1 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 Q_2 Q_0 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 \bar{Q}_2 \bar{Q}_1 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 \bar{Q}_2 Q_0 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 Q_2 \bar{Q}_1 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 Q_2 Q_0 = K_1 \end{aligned}$$

$$f_0 = K_0 \leftrightarrow \Delta$$

$$\begin{aligned} f_0 = & \bar{E}_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 \bar{Q}_2 \bar{Q}_1 + \bar{E}_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 \bar{Q}_2 Q_1 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 \bar{Q}_2 \bar{Q}_0 + \bar{E}_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 \bar{Q}_2 Q_0 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 Q_2 \bar{Q}_1 + \bar{E}_2 \bar{E}_1 \bar{E}_0 \bar{Q}_3 Q_2 Q_0 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 \bar{Q}_2 \bar{Q}_1 + \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 \bar{Q}_2 Q_0 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 Q_2 \bar{Q}_1 + \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 Q_2 Q_0 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 \bar{Q}_2 \bar{Q}_1 + \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 \bar{Q}_2 Q_0 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 Q_2 \bar{Q}_1 + \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 Q_2 Q_0 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 \bar{Q}_2 \bar{Q}_1 + \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 \bar{Q}_2 Q_0 + \\ & \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 Q_2 \bar{Q}_1 + \bar{E}_2 \bar{E}_1 \bar{E}_0 Q_3 Q_2 Q_0 \end{aligned}$$

CÓDIGO FUENTE

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity Marquesina is port (
5     CLK, CLR : in std_logic;
6     I : in std_logic_vector (2 downto 0);
7     L : out std_logic_vector (6 downto 0);
8     D : out std_logic_vector (2 downto 0)
9 );
10 end entity;
11
12 architecture aMarquesina of Marquesina is
13     signal FF : std_logic_vector (6 downto 0);
14 begin
15     process (CLK, CLR)
16     begin
17         if CLR = '1' then
18             FF <= "0000000";
19             D <= "000";
20         elsif rising_edge(CLK) then
21             case I is
22                 when "010" =>
23                     FF <= "0110111";
24                     D <= "110";
25                 when "011" =>
26                     if FF = "0110111" then
27                         FF <= "1111110";
28                         D <= "110";
29
30                     else
31                         FF <= "0110111";
32                         D <= "101";
33                     end if;
34                 when "100" =>
35                     if FF = "0110111" then
36                         FF <= "1111110";
37                         D <= "101";
38                     elsif FF = "1111110" then
39                         FF <= "0001110";
40                         D <= "110";
41                     else
42                         FF <= "0110111";
43                         D <= "011";
44                     end if;
45                 when "101" =>
46                     if FF = "1111110" then
47                         FF <= "0001110";
48                         D <= "101";
49                     elsif FF = "0001110" then
50                         FF <= "1110111";
51                         D <= "110";
52                     else
53                         FF <= "1111110";
54                         D <= "011";
55                     end if;
56                 when "110" =>
```

```

56         if FF = "0001110" then
57             FF <= "1110111";
58             D <= "101";
59         else
60             FF <= "0001110";
61             D <= "011";
62         end if;
63         when "111" =>
64             FF <= "1110111";
65             D <= "011";
66         when others =>
67             FF <= "0000000";
68             D <= "---";
69         end case;
70     end if;
71     L <= FF;
72 end process;
73 end architecture;

```

SIMULACIONES EN GALAXY

Entrada 000 / Entrada 001

Name	Value	Stimulator	
clk	0	Clock	
clr	0	<= 0	
i	0	<= 000	
l	00		
d	7		

Entrada 010 (Muestra solo la H para 110, o sea, 6)

Name	Value	Stimulator	
clk	0	Clock	
clr	0	<= 0	
i	2	<= 010	
l	37		
d	6		

Entrada 011 Muestra H y O

Name	Value	Stimulator	
clk	0	Clock	
clr	0	<= 0	
i	3	<= 011	
l	37		
d	5		

Entrada 100 Muestra H, O y L

Name	Value	Stimulator	
clk	0	Clock	
clr	0	<= 0	
i	4	<= 100	4
l	7E		ZZ 00 25 37 7E 1E 0E 27 37 7E
d	5		Z 0 3 5 6 3 5

Entrada 101 Muestra O, L y A

Name	Value	Stimulator	
clk	0	Clock	
clr	0	<= 0	
i	5	<= 101	5
l	0E		ZZ 00 6C 7E 1E 0E 67 77 7E 1E 0E
d	5		Z 0 3 5 6 3 5

Entrada 110 Muestra L y A

Name	Value	Stimulator	
clk	0	Clock	
clr	0	<= 0	
i	6	<= 110	6
l	0E		ZZ 00 0C 0E 67 77 1E 0E 67 77 1E 0E
d	3		Z 0 3 5 3 5 3

Entrada 111 Muestra A en 011, o sea, 3

Name	Value	Stimulator	
clk	0	Clock	
clr	0	<= 0	
i	7	<= 111	7
l	77		ZZ 00 65 77
d	3		Z 0 3




SIMULACIÓN EN PROTEUS




C22V10


```

clk =| 1|
clr =| 2|
i(2) =| 3|
i(1) =| 4|
i(0) =| 5|
not used *| 6|
not used *| 7|
not used *| 8|
not used *| 9|
not used *| 10|
not used *| 11|
not used *| 12|
|24| * not used
|23|= d(2)
|22|= 1(6)
|21|= 1(2)
|20|= 1(0)
|19|= 1(1)
|18|= 1(4)
|17|= 1(3)
|16|= d(0)
|15|= d(1)
|14|= 1(5)
|13| * not used

```







CUESTIONARIO

1. ¿Cuántos dispositivos PLD 22V10 son necesarios para el desarrollo de esta práctica?

2

2. ¿Cuántos dispositivos de la serie 74xx (TTL) ó 40xx (CMOS) hubieras necesitado para el desarrollo de esta práctica?

Tan solo para el que maneja las letras, casi 20.

3. ¿Cuántos pines de entrada/salida del PLD 22V10 se usan en el diseño?

Para el segundo, 15 de 22.

4. ¿Cuántos términos producto ocupan las ecuaciones para cada señal de salida y que porcentaje se usa en total del PLD 22V10?

Del segundo, 73 de 121. O sea, 60%.

6. ¿Cuál codificación es la que finalmente se pudo sintetizar?

Con definida por el usuario, queda más sencillo, creo.

7. ¿Qué puedes concluir de esta práctica?

Como dije hace un par de prácticas, suponía que así se hacían las pantallas de Led. Ahora estoy totalmente seguro que es así, pensaba que era mucho más complicado.