## DISEÑO DE SISTEMAS DIGITALES PRIMER EXAMEN DEPARTAMENTAL

INSTRUCCIONES GENERALES: AL TERMINAR DE RESPONDER EL EXAMEN, CREE UN ARCHIVO PDF CON LAS EVIDENCIAS PARTICULAES DE CADA SECCIÓN. SUBA A CLASSROOM EL DOCUMENTO PDF, QUE DEBERÁ LLEVAR POR NOMBRE n.pdf, EN DONDE n ES SU NÚMERO DE LISTA.

Instrucciones: (20 pts) Lea cuidadosamente y seleccione la/las respuestas correctas EVIDENCIA: 1 FOTOGRAFIA DE TODAS LAS RESPUESTAS POR PREGUNTA

1.	Un circuito secuencial			)		
a.	Calcula la salida en función de las salidas anteriores	c.	Calcula la salida en función entradas	de las		
b.	Ocupa un reloj de forma obligatoria	d.	No requiere de una señal de reloj			
		e.	Todas las anteriores			
2.	Un circuito secuencial asíncrono			)		
a.	Calcula la salida únicamente durante un instan		про			
b.	Calcula la salida durante un periodo de tiempo					
c.	Calcula la salida en función del orden de llega	da de las	entradas			
d.	Todas las anteriores					
3.	Diferencia entre un latch y un flip-flop		(	)		
э. a.	El flip-flop es un circuito secuencial síncrono			,		
b.	El flip-flop es un circuito secuencial asíncrono					
c.	Ninguna de las anteriores	, y or racer				
	č					
4.	Suponga un registro de corrimiento a la derecha d			)		
	con el valor 01100101 y ES = 0, ¿Cuál será el val	or de la sa				
a.	001011000	c.	10100000			
b.	00000011	d.	00101110			
5.	¿Cuál es la sentencia para preguntar por el flanco	de nositiv	vo an VHDI ?	)		
э. a.	if (clk = '1') then	de positiv	if (clk'event and clk = '1') then	)		
b.	if (rising_edge(clk)) then	e.	if (clk'event) then			
c.	if (falling edge(clk)) then	f.	Todas las anteriores			
-	ii (immg_vaga(viii)) iiivii		10440 140 4110110120			
6.	Suponga un registro de corrimiento a la izquierda	onga un registro de corrimiento a la izquierda de 7 bits,				
	con el valor 0001100 y ES = 1, ¿Cuál será el valo	r de la sal	ida después de 8 ciclos de reloj?			
a.	1111011	c.	1111001			
b.	0011100	d.	1111111			
_	E 1 6 '/ 1 11 (OL)	MC) 1 1	DAI 221/10	`		
7.	Formas de configuración de una macrocelda (OLI Secuencial síncrona	vic) de la d.		)		
a. b.	Secuencial asíncrona	e.	Ninguna Todas			
о. с.	Combinatoria	C.	Todas			
С.	Comomatoria					
8.	Señales de control asíncronas en un flip-flop		(	)		
	a. Clk, clr, preset		`			
	b. Clr, preset					
	c. Clk, preset					
	d. Clk, clr					
9.	Flip-flop que se encuentra en la OLMC de la PAI			)		
a.	Tipo JK	d.	Tipo T			
b.	Tipo SR	e.	Ninguno, el flip-flop se imple	ementa		
c.	Tipo D		con las ecuaciones			

- - a. Circuitos con reloj y sin reloj

c. No tienen división por su operación

b. Circuitos combinatorios secuenciales


d. CMOS y TTL

## Instrucciones: (80 pts) Lea cuidadosamente y realice lo que se le pide correctamente

- 1. (20 pts) Convierta un flip-flop tipo T en un flip-flop SR
- EVIDENCIA: FOTOGRAFIA DEL PROCEDIMIENTO COMPLETO
- 2. (20 pts) Observe la conexión de los siguientes LATCH y obtenga las formas de onda de las señales Q1 y Q2. **Graficar la respuesta en el mismo dibujo**.

## EVIDENCIA: FOTOGRAFIA DEL DIBUJO DE LA FORMA DE ONDA

- a. (5 pts) C2
- b. (10 pts) Q1
- c. (5 pts) Q2



3. (40 pts) Se requiere de un registro de 3 bits que realice únicamente las operaciones de carga y corrimiento a la derecha. Para diferenciar entre ellas se tiene una señal de selección como se muestra en la tabla.

EVIDENCIA: FOTOGRAFÍA DEL PROCEDIMIENTO DE CADA INCISO DEL PROBLEMA

Ī	OPER	OPERACION		
	0	Carga		
	1	Corrimiento a la derecha		

- (10 pts) Coloque el diagrama del circuito del diseño del registro de 3 bits con estas operaciones. (FF's, multiplexores e interconexiones)
- (10 pts) El registro al ser de 3 bits puede contener los valores: 000, 001, ..., 111. Describa en VHDL el bloque Convertidor de Código.
- (20 pts) Describa en VHDL el circuito considerando el siguiente diagrama a bloques

