


Real-Time
Operating System
avec des
Microcontrôleurs



Plan


- Les systèmes embarqués temps réel
- Comprendre les RTOS tasks
- Les microprocesseurs et microcontrôleurs
- Les présupposés sur l'ordinateur
- MicroController architecture et la notion d'assembleur
- Le Langage Assembleur
- General Purpose IO et I/O avec un Seven Led Segment
- Utilisation avancée du compilateur
- Pointeur avancé
- Les instructions de contrôles avancée
- La mémoire
- Les fonctions avancées
- Les structures
- Les fonctions avec un nombre d'argument variables
- Exploration de la bibliothèque des fonctions
- Timer programming?

 La notion de système embarqué temps-réel : système informatique et électronique autonome avec une tâche spécifique.
 Quand ne pas délivrer la tâche dans un temps donnée est considéré comme une erreur du système.





- exactitude logique
- exactitude temporelle





- Exemples de contraintes de temps :

Echéance : Terminaison au plus tôt ou plus tard



Cohérence: instants de production des résultats





Les systèmes embarqués temps-réel : Exemple

- 2% processeurs pour les PC
- Domaine d'application :
 - Contrôle de processus industriels
 - Transport
 - Avionique
 - Trains, Automobile (ABS...)
 - Contrôle de navigation
 - Télécommunication
 - Satellites
 - GPS
 - Téléphone Mobile



Domaine d'application :

Distributeur billets:

- information touches / écrans tactiles + connections banque
- décision restitution des billets
- compte nombre billets restants et informe la banque

Une carte à puce:

- reçoit information lecteur cartes
- décision validation du code
- compte nombre tentative et blocage possible




Système embarqué:

- réagit stimuli extérieurs
- prends des décisions -> stimuli + état interne

Classification des systèmes temps réel

- Réactifs :
 - interactions permanentes avec l'environnement
 - En réponse aux stimuli le système provoque des réactions
 - Le système ne travaille que lors de l'élaboration des réactions
 - les instants de production des résultats sont contraints par la dynamique du procédé
- Transformationnels
 - Faible couplage avec l'environnement.
 - Les données entrées sont prises à l'initiative du système.
 - Les résultats sont engendrés à l'initiative du système.
 - Les traitements internes sont généralement importants (traitements algorithmiques).
- Interactifs
 - les stimuli provoquent des réactions
 - leur prise en compte reste à l'initiative du système





Nature des Traitements:

- Sporadiques
 - Arrêt d'urgence
 - Changement de mode de fonctionnement
 - Traitement par interruption
- Périodiques
 - Acquisition de capteurs (image, poids, température)
 - Calcul de position
 - Calcul de consigne



Les types d'interactions avec l'environnement :

- les **événements** : transition d'état
- les **mesures** : données reçues de l'environnement extérieure
- les **commandes** : données émises par le système

Exigences des systèmes :

- Contraintes temporelles
- Parallélisme
- Prévisibilité
- Sûreté





Les trois catégories des systèmes temps-réel :

- Hard real-time systems
 - Non respect d'une contrainte temporelle entraîne conséquences dramatiques (Intégrité compromise)
- Firm real-time systems
 - Plusieurs non respect peuvent entraîner des conséquences dramatiques.
- Soft Real-time systems
 - Non-Respect des contraintes entraînent une dégradation du service



Les différents types de systèmes temps réel :

- Hardware:
 - ASIC (circuit intégré spécifique à l'application)
 - PLD (dispositifs de logique programmable)
 - -> CPLD Complex programmable logic devices
 - -> FGPA Field-programmable gate arrays

Peu flexible, expertise, cost...

- MCU (MicroController Unit): Flexibilité, Coût, Taille, Facilité d'utilisation...

Bare-metal firmware

RTOS based firmware

RTOS based software



OS = operating system : système d'exploitation général qui est conçu pour gérer les ressources d'un ordinateur, telles que le processeur, la mémoire, les périphériques d'entrée et de sortie et les fichiers.

RTOS: système d'exploitation conçu pour gérer des tâches en temps réel, c'est-à-dire des tâches qui doivent être exécutées dans des délais stricts.

Environnement de programme. Write. Maintien.


Abstraction du matériel.

Donne accès à des objets qui accomplissent des comportements complexes.




Exemple: Threads And Mutexes


- moins complexes
- plus facile à comprendre
- meilleure intégration, portabilité :-> abstraction hardware.



Le Système d'exploitation







Bilan:

- 1. Les systèmes temps-réel ont-ils besoin d'être rapides?
- 2. Un RTOS est-il la meilleure solution pour les systèmes temps réel?
- 3. RTOS based firmware est-il le seul moyen de satisfaire les échéances des systèmes temps-réel?
- 4. Qu'est ce qu'un système temps réel?
- 5. Nomme au moins 2 systèmes temps réel.
- 6. Quand est-il approprié d'utiliser un RTOS pour satisfaire les échéances des systèmes temps-réel ?





Superloop:

- Le superloop est une méthode de programmation de microcontrôleurs qui permet de gérer plusieurs tâches sans utiliser de système d'exploitation en temps réel (RTOS).
- Dans un superloop, toutes les tâches sont exécutées dans une boucle principale qui les parcourt en séquence.
- Les tâches sont généralement écrites sous forme de fonctions, qui sont appelées dans la boucle principale.
- Les tâches peuvent être exécutées à intervalles réguliers ou en réponse à des événements externes.
- Le superloop est une méthode simple et efficace pour gérer plusieurs tâches sur des microcontrôleurs à faible coût et à faible puissance.





RTOS Task:

- Un système d'exploitation en temps réel (RTOS) est un logiciel qui permet de gérer efficacement plusieurs tâches simultanément.
- Les tâches dans un RTOS sont exécutées de manière indépendante, avec leur propre pile et leur propre contexte d'exécution.
- Les tâches peuvent être priorisées et planifiées par le RTOS pour assurer un traitement rapide et précis des événements.
- Les tâches peuvent également communiquer entre elles en utilisant des mécanismes tels que les sémaphores, les files d'attente et les événements.
- Les RTOS sont couramment utilisés dans les systèmes embarqués et les applications en temps réel pour garantir une fiabilité et une précision maximales.





Queues:

- Les files d'attente sont des mécanismes de communication entre les tâches dans un système d'exploitation en temps réel.
- Elles sont utilisées pour échanger des données entre les tâches.
- Les tâches peuvent ajouter des éléments à la file d'attente ou en retirer en fonction de leur état d'exécution et de leur priorité.
- Les files d'attente peuvent être utilisées pour échanger des données entre les tâches dans un système d'exploitation en temps réel.
- Les files d'attente sont souvent utilisées pour transférer des données d'une tâche à une autre.





Événements:

- Les événements sont des signaux ou des notifications envoyés entre les tâches pour signaler la survenue d'un événement.
- Ils sont utilisés pour déclencher une action spécifique dans une ou plusieurs tâches.
- Les événements sont souvent utilisés pour coordonner les tâches dans un système d'exploitation en temps réel.
- Ils permettent aux tâches à faible priorité d'être informées des événements qui se produisent, afin qu'elles puissent effectuer une action spécifique en réponse.
- Les événements peuvent être utilisés pour synchroniser les tâches et pour déclencher des actions en temps réel.





Semaphores:

- Les sémaphores sont des objets de synchronisation utilisés dans les systèmes d'exploitation en temps réel pour coordonner l'accès à des ressources partagées.
- Ils sont utilisés pour gérer l'accès à une ressource partagée par plusieurs tâches.
- Les tâches doivent acquérir le sémaphore associé à la ressource avant d'y accéder.
- Si le compteur du sémaphore est déjà à zéro, la tâche doit attendre jusqu'à ce que le sémaphore soit à nouveau disponible.
- Lorsqu'une tâche a fini d'utiliser la ressource partagée, elle doit libérer le sémaphore pour permettre à d'autres tâches d'y accéder.



Comprendre les RTOS tasks : les tâches

- Architecture mono-tâche:

Suffit de répéter indéfiniment la suite des tâches :

- Attendre stimulis
- Agir
- Architecture multi-tâches :

Exécution pseudo-parallèle de plusieurs tâches.

Difficultés accès au processeurs, mémoire périphériques.

Besoin d'ordonnancement

Qu'est qu'une tâche?


Fonction C avec une boucle infinie.

TCB Task Control Block:

- identifiant,
- priorité,
- un état (prête, bloqué...
- un contexte (compteur qui pointe vers le code, pointeur de pile SP)




Comprendre les RTOS tasks : les tâches






Comprendre les RTOS tasks : les tâches et la mémoire

avec un OS









Comprendre les RTOS tasks : les types de noyau




Learning

Non Préemptif (Collaboratif)





Comprendre les RTOS tasks : les types de noyau





Quantum fixe pour chaque tâche.

Temps tâche <= quantum

Caractéristique:

- Long processus n'entraîne pas de retard.
- Pseudo parallèle.
- Choix du quantum important.



Comprendre les RTOS tasks : les types de tâches

Tâches périodiques : définies par la période d'exécution : Observer un capteur à intervalles réguliers.


Tâches apériodiques: tâches exécutées à intervalle irréguliers.

Des tâches indépendantes : tâches dont l'ordre d'exécution peut être quelconque.

Des tâches dépendantes : tâches avec des contraintes de précédence.



Comprendre les RTOS tasks : les caractéristique d'une tâche




r	date de réveil
С	durée d'exécution (temps processeur)
D	délai critique
d	date de fin pour un r donnée -> d = r + D
s	date début exécution
f	date fin exécution
tr = f - r	temps de réponse. Rmq : D- tr >=0 => échéance respectée
L = D - C	laxité nominal (retard max)


Comprendre les RTOS tasks : les types de tâches 2

Tâches apériodiques : tuple T(r, C, D)

Tâches périodiques : quadruplet T(r0, C, D, P)



Des tâches à échéance sur requête





Comprendre les RTOS tasks : les priorités des tâches

Plus une tâche est importante et critique, plus sa valeur est élevée.

Priorité des tâches peuvent être :

- Statiques:


Priorités fixes.

- Dynamiques:

Priorités non-fixes



Comprendre les RTOS tasks : les états des tâches.









Noyau utilisent 2 entités :

- Ordonnanceur (scheduler) . Choisit l'ordre d'exécution des tâches selon une politique d'ordonnancement grâce aux informations TCB
- Répartiteur (dispatcher). Effectue le changement de contexte :
 - Conserver état des registres quand une tâche est suspendue
 - Sauvegarder le contexte de la pile
 - Restauration du contexte depuis le TCB





Comprendre les RTOS tasks : le gestionnaire des tâches (Scheduler)







Hypothèses:

- Respect des échéances des tâches.
- Dépend des caractéristique :
 - indépendantes ou dépendantes Périodiques ou apériodiques
 - partageant ou non des ressources Échangeant ou non des informations.

pour tâche périodique

Ti	Tâche périodique
Ci	temps exécution
Pi	Période
Di	échéance relative à la tâche Ti
H1	instances d'une tâche périodiques
H2	instances avec C = D
Н3	Tâches indépendantes.



Comprendre les RTOS tasks : les algorithmes d'ordonnancement.

- 1 er algorithme : Algorithm Rate Monotonic Assignment (RMA) : Condition : priorités tâches fixes

Règle: Plus la période est courte plus la priorité est haute.

Caractéristiques = préemptif.

Condition Suffisante:

$$\sum_{i=1}^n rac{Ci}{Pi} < n \left(2^{1/n} \, - \, 1
ight)$$




Comprendre les RTOS tasks : les algorithmes d'ordonnancement.

Exemple:

$$\sum_{i=1}^n rac{Ci}{Pi} = 87,5\%$$

Tâche	Coût	Période
T _o	2	6
T ₁	3	8
T ₂	4	24





Comprendre les RTOS tasks : les algorithmes d'ordonnancement.

Exercice:

$$\sum_{i=1}^n \frac{Ci}{Pi} = \%$$

Tâche	Coût	Période
T _o	3	20
T ₁	2	5
T ₂	2	10



Comprendre les RTOS tasks : les algorithmes d'ordonnancement.

Exercice:

$$\sum_{i=1}^n rac{Ci}{Pi} = 75 \%$$

Tâche	Coût	Période
T _o	3	20
T ₁	2	5
T ₂	2	10



$$T_0 = 9$$

 $T_1 = 2$
 $T_2 = 4$



- 2 ème algorithme : Algorithm Deadline Monotonic priority Assignment (DMA) : Condition : priorités tâches fixes

Règle : Plus l'échéance est courte plus la priorité est haute.

Caractéristiques = préemptif, mais optimal pour D_i < P_i

Condition Suffisante:

$$\sum_{i=1}^n rac{Ci}{Di} < n \left(2^{1/n} \, - \, 1
ight)$$



Comprendre les RTOS tasks : les algorithmes d'ordonnancement : 2

Exemple:

$$\sum_{i=1}^{n} \frac{Ci}{Pi} = 87,5\%$$

$$\sum_{i=1}^n rac{Ci}{Di} = 135\%$$

Tâche	Coût	Période	Echéance
T ₀	2	6	5
T ₁	3	8	4
T ₂	4	24	20



Comprendre les RTOS tasks : les algorithmes d'ordonnancement : 2

Exemple:

$$\sum_{i=1}^{n} \frac{Ci}{Pi} = \%$$

$$\sum_{i=1}^{n} \frac{Ci}{Di} = \%$$

Tâche	Coût	Période	Echéance
T ₀	3	20	7
T ₁	2	5	4
T ₂	2	10	9





Exemple:

$$\sum_{i=1}^n rac{Ci}{Pi} = 75\%$$

$$\sum_{i=1}^n rac{Ci}{Di} = 115\%$$

Tâche	Coût	Période	Echéance
T ₀	3	20	7
T ₁	2	5	4
T ₂	2	10	9



$$T_0 = 5$$
 $T_1 = 2$
 $T_2 = 9$



3ème algorithme : Earliest Deadline First (EDF) :
 Condition : priorités tâches non fixes

Règle : A chaque fois qu'une tâche est réveillée, l'ordonnanceur réévalue les tâches prêtes et prend l'échéance la plus courte.

Caractéristiques = préemptif, mais optimal pour les tâches périodiques et apériodiques Condition Suffisante :

$$\sum_{i=1}^{n} \frac{Ci}{Di} \leq 1$$




Comprendre les RTOS tasks : les algorithmes d'ordonnancement : 3

Exemple:

$$\sum_{i=1}^{n} \frac{Ci}{Pi} = \%$$


$$\sum_{i=1}^{n} \frac{Ci}{Di} = \%$$

Tâche	Coût	Période	Echéance
T ₀	2	5	5
T ₁	3	7	7
T ₂	1	10	10






- Generale Purpose Microprocessor





- Micro-Contrôleurs

Learning





- Différence GPOS et RTOS

Learning

GPOS	RTOS
Interface Utilisateur	Embarqué
Exécution d'applications	Déterministe
Gestion mémoire dynamique	Gestion temps réel des tâches
Exemple : Windows Linux	Préemptif
	Exemple : freeRTOS



Choisir un microcontrôleur:


- Caractéristiques de la puce :
 - Vitesse,
 - Encombrement,
 - consommation
 - Taille RAM / ROM
 - Périphérique
 - Nombre de ports I/O, et l'horloge
 - Adaptabilité
 - Prix
- Environnement de développement
- Disponibilité



Bilan:

- Microcontrôleur moins cher que General Purpose Microprocessors?
- Un microcontrôleur a normalement quels composants "on chip", sur la puce?
- a) RAM
- b) ROM
- c) I/0
- Un General Purpose Microprocessors a normalement quels composants attachés?
- a) RAM
- b) ROM
- c) I/O
- Un système embarqué est aussi appelé un système dédié. Pourquoi?
- Qu'est ce que le terme "embedded" signifie?







conversion de base 2, 10, 16

- Nombre et systèmes de codage
- Conversion de décimal à binaire : diviser par 2 et conserver le reste de la division euclidienne jusqu'à zéro

25 à binaire

Quotient	Remainder	
25/2 = 12	1 LSB (leas [.]	t significant bit)
12/2 = 6	0	
6/2 = 3	0	
3/2 = 1	1	
1/2 = 0	1 MSB (most	significant bit)



conversion de base 2, 10, 16

- Nombre et systèmes de codage
- Conversion de décimal à binaire : diviser par 2 et conserver le reste de la division euclidienne jusqu'à zéro

25 à binaire

25 -> 11001

Quotient	Remainder	
25/2 = 12	1 LSB (least significant	bit)
12/2 = 6	0	
6/2 = 3	0	
3/2 = 1	1	
1/2 = 0	1 MSB (most significant b	it)



- Nombre et systèmes de codage
- Explication base 10 des nombres décimaux


```
740683_{10} =
3 \times 10^{0} =
8 \times 10^{1} =
6 \times 10^{2} =
0 \times 10^{3} =
4 \times 10^{4} =
7 \times 10^{5} =
740683 =
```



- Nombre et systèmes de codage
- Conversion binaire -> décimal

1101012	=			Decimal	Binary
1×2^{0}	=	1 × 1	=	1	1
0×2^{1}	=	0 × 2	=	0	00
1×2^{2}	=	1 × 4	=	4	100
0×2^{3}	=	0 × 8	=	0	0000
1×2^4	=	1 × 16	=	16	10000
1 × 2 ⁵	=	1 × 32	=	32 53	100000 110101






- Nombre et systèmes de codage
- Conversion binaire -> décimal

16 = 2 ⁵	8 = 24	4 = 2 ²	2 = 21	1 = 20
1	1	0	0	1

32 = 26	16 = 2 ⁵	8 = 24	4 = 2 ²	2 = 2 ¹	1 = 20
1	1	1	0	0	1





- Nombre et systèmes de codage
- Hexadécimal

Table 0-1: Base 16	,
Number System	

Decimal	Binary	Hex
0	0000	0
0 1 2 3 4 5 6 7 8	0001	1
2	0010	2
3	0011	3
4	0100	4
5	0101	5
6	0110	6
7	0111	7
8	1000	8
9	1001	9
10	1010	Α
11	1011	В
12	1100	C
13	1101	D
14	1110	E
15	1111	F



- Nombre et systèmes de codage
- Binaire -> Hexadécimal

	100111110101	
1001	1111	0101
9	F	5
	9F5	



- Nombre et systèmes de codage
- Hexadécimal -> Binaire

	29B	
2	9	В
0010	1001	1011
	001010011011	



- Nombre et systèmes de codage
- Décimal -> hexadécimal : 45

32 = 2 ⁶	16 = 2 ⁵	8 = 24	4 = 2 ²	2 = 2 ¹	1 = 20
---------------------	---------------------	--------	--------------------	--------------------	--------



conversion de base 2, 10, 16

- Nombre et systèmes de codage
- Décimal -> hexadécimal : 45

Learning

32 = 26	16 = 2 ⁵	8 = 24	4 = 2 ²	2 = 2 ¹	1 = 20
1	0	1	1	0	1
	0011				1101
	2				D
					2D hex

- Nombre et systèmes de codage
- Décimal -> hexadécimal : 629

512	256	128	64	32 = 26	16 = 2 ⁵	8 = 24	4 = 2 ²	2 = 2 ¹	1 = 20
-----	-----	-----	----	---------	---------------------	--------	--------------------	--------------------	--------



- Nombre et systèmes de codage
- Décimal -> hexadécimal : 629

512	256	128	64	32 = 2 ⁶	16 = 2 ⁵	8 = 24	4 = 2 ²	2 = 21	1 = 20
1	0	0	1	1	1	0	1	0	1
	0010				0111				0101
	2				7				5



- Nombre et systèmes de codage
- hexadécimal -> décimale : 6B2

512	256	128	64	32 = 26	16 = 2 ⁵	8 = 2 ⁴	4 = 2 ²	2 = 2 ¹	1 = 20
-----	-----	-----	----	---------	---------------------	--------------------	--------------------	--------------------	--------



- Nombre et systèmes de codage
- hexadécimal -> décimale : 6B2

		6				В				2
		0110				1011				0010
1	1	0	1	0	1	1	0	0	1	0
1024	512	256	128	64	32 = 2 ⁶	16 = 2 ⁵	8 = 24	4 = 2 ²	2 = 21	1 = 20
										1712



conversion de base 2, 10, 16

- Nombre et systèmes de codage
- Addition binaire

A + B	Carry	Sum	
0 + 0	0	0	
0 + 1	0	1	
1+0	0	1	
1+1	1	0	

Learning

	Binary	Decimal
	1101	13
+	1001	_9
	10110	22



- Nombre et systèmes de codage
- Soustraction -> x y -> x + Complément à 2 de y
- Complément à 2 : inverser les bits et ajouter 1.

ry number
omplement
omplement



- Nombre et systèmes de codage
- Addition hexadécimal

23D9 LSD:
$$9 + 14 = 23$$
 $23 - 16 = 7$ with a carry $+ 94BE$ $1 + 13 + 11 = 25$ $25 - 16 = 9$ with a carry $1 + 3 + 4 = 8$ MSD: $2 + 9 = B$



- Nombre et systèmes de codage
- Subtraction hexadécimal: En soustrayant deux nombres hexadécimaux, si le deuxième chiffre est supérieur au premier, empruntez 16 du chiffre précédent.

59F LSD: 8 from
$$15 = 7$$

-2B8 11 from 25 $(9 + 16) = 14$ (E)
2E7 2 from $4(5-1) = 2$



Conversion de base 2, 10, 16

- Nombre et systèmes de codage
- Bilan:
- 1. Pourquoi les ordinateurs utilisent-ils le système binaire au lieu du système décimal ?
- 2. Convertissez 34 en binaire et en hexadécimal.
- 3. Convertissez 110101 en hexadécimal et décimal.
- 4. Effectuez l'addition binaire : 101100 + 101.



Convertissez 101100 en sa représentation en complément à 2.

Ajouter 36BH + F6H.

Les présupposés : Logique Binaire

X	Y	X AND Y
0	0	0
0	1	0
1	0	0
1	1	1


Logical OR Function

Inputs		Output
X	Y	X OR Y
0	0	0
0	1	1
1	0	1
1	1	1

Inputs		Output
X	Y	X XOR Y
0	0	0
0	1	1
1	0	1
1	1	0




	Carry	Sum
0 + 0 =	0	0
0 + 1 =	0	1
1 + 0 =	0	1
1 + 1 =	1	0






Les présupposés : Logique Binaire


Half-adder






Full adder








Les présupposés : Logique Binaire

Bilan

- 1. L'opération logique _____ donne une sortie 1 lorsque toutes les entrées sont 1.
- 2. L'opération logique _____ donne une sortie 1 lorsqu'une ou plusieurs de ses entrées est 1.
- 3. L'opération logique _____ est souvent utilisée pour comparer deux entrées afin de déterminer si ils ont la même valeur.








Kilobyte =
$$2^{10}$$
 -> 1024
Megabyte = 2^{20} -> 1 048 576



Internal organization of computers





La capacité mémoire : nombre de bits

L'organisation de la mémoire :

- Une puce mémoire contient 2^x emplacements, où x est le nombre de pins d'adresse.
- Chaque emplacement contient des bits y, où y est le nombre de pins de données sur la puce.
- La puce entière contiendra 2^x x y bits, où x est le nombre de broches d'adresse et y est le nombre de broches de données sur la puce

La vitesse:


access time (nano s / micro s)


Exemple : organisation et capacité ? 12 adresses pins, 4 data pins

512k memory chip, 8 pins of data




Exemple Static RAM: 2k x 8






Exemple Static RAM : Write






Exemple Static RAM : Read





Exemple dynamic RAM Read

Learning



Exemple différence de pins :

a) 16k x 4 DRAM

b) 16k x 4 SRAM



Exemple différence de pins d'adresse nécessaire :

a) 16k x 4 DRAM

b) 16k x 4 SRAM

- a) 7 A0-A6 + 2 pins RAS, CAS
- b) 14 A0 A13.





Bilan:

- 1. Combien d'octets font 24 kilooctets?
- 2. Que signifie « RAM »? Comment est-il utilisé dans les systèmes informatiques?
- 3. Que signifie « ROM »? Comment est-il utilisé dans les systèmes informatiques?
- 4. Pourquoi la mémoire vive est-elle appelée mémoire volatile?
- 5. Énumérez les trois principales composantes d'un système informatique.
- 6. Que signifie « CPU »? Expliquez sa fonction dans un ordinateur.
- 7. La vitesse de la mémoire semi-conductrice se situe dans la plage
 - (a) microsecondes (b) millisecondes
 - c) nanosecondes (d) picosecondes





Bilan:


- 1. Trouver l'organisation et la capacité de la puce pour chaque ROM avec le nombre indiqué de adresses et broches de données.
 - a) 14 adresses, 8 data
 - b) 16 adresses, 8 data
 - c) 12 adresses, 8 data
- 2. Trouver l'organisation et la capacité de la puce pour chaque mémoire vive avec le nombre indiqué d'adresses et broches de données.
 - (a) 11 adresses, 1 data SRAM (b) 13 adresses, 4 data SRAM
 - (c) 8 adresses, 4 data DRAM (d) 9 adresse, 1 data DRAM
- 3. Trouver la capacité et le nombre de broches réservées pour l'adresse et les données pour les puces de mémoire avec les organisations suivantes.
 - (a) 16K 4 SRAM
 - (d) 256 K 4 SRAM



Les présupposés : Le bus et le décodage d'adresse

3 types de bus


Learning




Les présupposés : Le bus et le décodage d'adresse

Signal de contrôle pour séparer I/O et mémoire

Learning




Les présupposés : Le bus et le décodage d'adresse : Logic gate adress



Address Range	
0000H-1FFFH	RAM 0
2000H-3FFFH	RAM 1
4000H-5FFFH	RAM 2
6000H-7FFFH	RAM 3
8000H-FFFFH	Not used

4000 -> 4FFFF

Les présupposés : Le bus et le décodage d'adresse : 74LS138 3-8 décodeur



Inp	uts			(Out	put	s		
Enable	Select	1							
G1 G2	CBA	Y0	Y1	Y2	Y3 Y	74 Y	5 Y	6 Y	7
ХН	XXX	Н	Н	Н	Н	Н	Н	Н	Н
LX	XXX	Н	H	H	H	H	H	H	Н
H L	LLL	L	H	H	H	H	H	H	Н
H L	LLH	Н	L	H	H	H	H	H	Н
H L	LHL	Н	H	L	H	H	H	H	Н
H L	LHH	Н	H	H	L	H	H	H	Н
H L	HLL	Н	H	H	H	L	H	H	H
H L	HLH	Н	H	H	H	H	L	H	H
H L	HHL	Н	H	H	H	Н	H	L	Н
H L	ннн	Н	H	H	H	Н	H	H	L

Y4	A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Y4	0	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1

4000 -> 4FFFF



Bilan:

- 1. Énumérez les trois types de bus qui se trouvent dans les systèmes informatiques et énoncez brièvement leur objectif.
- 2. Indiquez lequel des éléments suivants est unidirectionnel et lequel est bidirectionnel :
- a) bus de données b) bus d'adresse
- 3. Si un bus d'adresse pour un ordinateur donné compte 16 lignes, quel est le montant maximal de mémoire accessible (chaque emplacement de mémoire est 8 bits)?

4. Un bloc mémoire donné utilise des adresses 4000H-7FFFH. Combien de kilooctets est-ce

blocage de mémoire?

Learning

melle est la fourchette des adresses attribuées à Y5?

Outputs

Inputs Enable Select

GI G2 C B A

HLL



Bilan:

- 1. Énumérez les trois types de bus qui se trouvent dans les systèmes informatiques et énoncez brièvement leur objectif.
- 2. Indiquez lequel des éléments suivants est unidirectionnel et lequel est bidirectionnel :
- a) bus de données b) bus d'adresse
- 3. Si un bus d'adresse pour un ordinateur donné compte 16 lignes, quel est le montant maximal de mémoire accessible (chaque emplacement de mémoire est 8 bits)?

4. Un bloc mémoire donné utilise des adresses 4000H-7FFFH. Combien de kilooctets est-ce

blocage de mémoire?

Learning

Melle est la fourchette des adresses attribuées à Y4?

Les présupposés: CPU architecture

Inside a CPU: Central Processing Unit Le programme en mémoire donne des instructions pour faire des actions.


- contrôler un robot
- addition des chiffres.

CPU = récupère les instructions de la mémoire et les exécute.

.




Les présupposés : CPU architecture














Action	Code	Data
Move value 21H into register A	BOH	21H
Add value 42H to register A	04H	42H
Add value 12H to register A	04H	12H

Memory address	Contents of memory address
1400	(B0) code for moving a value to register A
1401	(21) value to be moved
1402	(04) code for adding a value to register A
1403	(42) value to be added
1404	(04) code for adding a value to register A
1405	(12) value to be added
1406	(F4) code for halt



Les présupposés: CPU architectures





Les présupposés : CPU architecture,

Bilan:

- 1. Que signifie « ALU » ? Quel est son but?
- 2. Comment les registres sont-ils utilisés dans les systèmes informatiques ?
- 3. A quoi sert le compteur de programmes ?
- 4. A quoi sert le décodeur d'instructions?
- 5. Vrai ou faux. L'architecture Harvard utilise la même adresse et les mêmes bus de données pour récupérer les deux codes et données.



MicroController architecture et la notion d'assembleur : Les General Purpose Register

Register = stocke data temporairement . -> 8 bits ici



.Most significant bit

least significant bit



MicroController architecture et la notion d'assembleur : Les General Purpose Register Adresse la plus basse





MicroController architecture et la notion d'assembleur : Les General Purpose Register

Instruction LDI:

```
LDI Rd, K // stocke dans le registre Rd la valeur K.
// d entre 16 et 31
// K entre 0 et 255
```

I = immediate

Convention: \$50, 0x50 -> hexadécimale 60 -> décimale



0x5 -> 0x05

LDIi Rd, 0x505 -> erreur.

Les General Purpose Register

Instruction ADD:

ADD Rd, Rr; // ADD Rr à Rd et stocke le résultat dans Rd

LDI R16, 0x25 LDI R17, 0x34 ADD R16, R17






Bilan

- 1. Instruction pour mettre 0x34 dans le registre R29.
- 2. Instructions pour additionner 0x16 et 0xCD de stocker le résultat dans R19.
- 3. Aucune valeur ne peut être placée directement dans le General Purpose Register. Vrai ou Faux.
- 4. La valeur maximum stockée dans un registre 8 bits ? en hexadécimal ?



MicroController architecture et la notion d'assembleur : La mémoire





MicroController architecture et la notion d'assembleur : La mémoire

Bilan

- 1. Vrai ou faux. Les registres d'I/O sont utilisés pour stocker des données.
- 2. Les GPRs avec les registres I/O et la SRAM sont appelés ____
- 3. Les registres d'I/O sont de _____ bits.
- 4. L'espace de mémoire de données est divisé en ____ pièces.





L'instruction : LDS Load direct from Data Space LDS Rd, K //K adresse //register

LDS R5, 0x200

Exemple : Addition de la valeur à l'adresse 0x300 à celle de l'adresse 0x302 :


LDS R0, 0x300 LDS R1, 0X302 ADD R1, R0



MicroController architecture et la notion d'assembleur : Les instructions mémoires

Exemple: Addition de la valeur à l'adresse 0x300 à celle de l'adresse 0x302 :

LDS R0, 0x300 LDS R1, 0X302 ADD R1, R0



	R0	R1	Loc \$300	Loc \$302
Before LDS R0,0x300	?	?	α	β
After LDS R0,0x300	α	?	α	β
After LDS R1,0x302	α	В	α	β
After ADD R0, R1	α + β	β	α	β



L'instruction : STS STore direct to data Space

STS K, Rr // K adresse

//Rr register

STS 0x200, R0

Exemple: Copie la valeur à l'adresse 0x99 aux adresses 0x200 à 0x203

LDS R0, 0x99

STS 0x203, R0

STS 0x202, R0

STS 0x201, R0

STS 0x200, R0

Address	Data_
\$200	0x99
\$201	0x99
\$202	0x99
\$203	0x99





Name OCR1AH TCNT1L TCNT1H TCCR1B TCCR1A SFIOR OCDR OSCCAL TCNT0 TCCR0 MCUCSR MCUCR **TWCR** SPMCR TIFR TIMSK **GIFR** GICR OCR0 SPL

SPH

SREG

L'instruction: IN for I/O location

IN Rd, A; // store an I/O à l'adresse A dans Rd.

Address		Name	Address Name		Name	1	Address			
Mem.	1/0	Name		Mem.	1/0	Name		Mem.	1/0	1
\$20	\$00	TWBR		\$36	\$16	PINB	ı	\$4B	\$2B	I
\$21	\$01	TWSR		\$37	\$17	DDRB	1	\$4C	\$2C	ı
\$22	\$02	TWAR		\$38	\$18	PORTB		\$4D	\$2D	Ì
\$23	\$03	TWDR	9	\$39	\$19	PINA	l	\$4E	\$2E	ı
\$24	\$04	ADCL		\$3A	\$1A	DDRA	ı	\$4F	\$2F	I
\$25	\$05	ADCH		\$3B	\$1B	PORTA	1	\$50	\$30	Ì
\$26	\$06	ADCSRA		\$3C	\$1C	EECR			20000	Ì
\$27	\$07	ADMUX		\$3D	\$1D	EEDR	ı	\$51	\$31	ł
\$28	\$08	ACSR		\$3E	\$1E	EEARL	1	\$52	\$32	ł
\$29	\$09	UBRRL		\$3F	\$1F	EEARH		\$53	\$33	i
\$2A	\$0A	UCSRB				UBRRC		\$54	\$34	t
\$2B	\$0B	UCSRA		\$40	\$20	UBRRH		\$55	\$35	İ
\$2C	\$0C	UDR		\$41	\$21	WDTCR		\$56	\$36	t
\$2D	\$0D	SPCR		\$42	\$22	ASSR		\$57	\$37	t
\$2E	\$0E	SPSR		\$43	\$23	OCR2		\$58	\$38	t
\$2F	\$0F	SPDR		\$44	\$24	TCNT2		\$59	\$39	t
\$30	\$10	PIND		\$45	\$25	TCCR2		\$5A	\$3A	t
\$31	\$11	DDRD		\$46	\$26	ICR1L		\$5B	\$3B	Ì
\$32	\$12	PORTD		\$47	\$27	ICR1H		\$5C	\$3C	ł
\$33	\$13	PINC		\$48	\$28	OCR1BL		\$5D	\$3D	İ
\$34	\$14	DDRC		\$49	\$29	OCR1BH		\$5E	\$3E	t
\$35	\$15	PORTC		\$4A	\$2A	OCR1AL		\$5F	\$3F	Ì





550000000000000000000000000000000000000						(C20) (CD - 200-20
LDI	R16, 0x99	;load	R16	with	value	0x99
STS	0x212, R16					
LDI	R16, 0x85	;load	R16	with	value	0x85
STS	0x213, R16					
LDI	R16, 0x3F	;load	R16	with	value	0x3F
STS	0x214, R16					
LDI	R16, 0x63	;load	R16	with	value	0x63
STS	0x215, R16					
LDI	R16, 0x12	;load	R16	with	value	0x12
STS	0x216, R16					

Address	Data
\$212	0x99
\$213	0x85
\$214	0x3F
\$215	0x63
\$216	0x12



MicroController architecture et la notion d'assembleur : Les instructions mémoires

```
LDI R20, 5 ;load R20 with 5

LDI R21, 2 ;load R21 with 2

ADD R20, R21 ;add R21 to R20

ADD R20, R21 ;add R21 to R20

STS 0x120, R20 ;store in location 0x120 the contents of R20
```

Locatio	n Data	Locatio	n Data	Locatio	on Data	Locatio	on Data	Location	n Data
R20	5	R20	5	R20	7	R20	9	R20	9
R21	-20	R21	2	R21	2	R21	2	R21	2
0x120	\$ 4 % 18	0x120		0x120		0x120		0x120	9
Af LDI R20	ter), 5	Afte		Aff ADD R2		Afte		Afte STS 0x12	





Instruction	Définition
OUT A, Rr	stocke I/O location la valeur de Rr
MOV Rd, Rr	copie Rr dans Rd
INC Rd	incrémente Rd
SUB Rd , Rr	Rd = Rd - Rr
DEC Rd	décrémente Rd
COM Rd	inverse les bits 0x55 -> 0xAA





Example programme qui inverse continuellement le Port B à l'adresse 0x55 :

	LDI	R20, 0x55
L1:	OUT	PORTB, R20
	COM	R20
	OUT	PORTB, R20
	JMP	L1





Bilan:

- 1. Vrai ou faux. Aucune valeur ne peut être chargée directement dans la SRAM interne.
- 2. Écrivez des instructions pour charger la valeur 0x95 dans le registre d'E/S SPL.
- 3. Rédigez des instructions pour ajouter 2 au contenu de R18.
- 4. Écrivez des instructions pour additionner les valeurs 0x16 et 0xCD. Placez le résultat à l'emplacement 0x400 de la mémoire de données.
- 5. Quelle est la plus grande valeur hexadécimale pouvant être déplacée vers un emplacement de la mémoire de données ? Quel est l'équivalent décimal de la valeur hexadécimale ?
- 6. "ADD R16, R3" met le résultat en ___
- 7. Que fait "OUT OCRO, R23"?
- 8. Quelle est l'erreur "STS OCRO, R23"?

