实验课安排:十月六日,周四,3-5节良乡文萃楼 202 计算机组成与体系结构为上机,上机地点为三机房文萃楼 H126,请按时到达。

实验内容运算器实验:实验环境为 Vivado2019.2,语言为 Verilog HDL。

实验一:设计并实现一个 ALU

要求: 1、支持至少 8 种运算; 2、输出 5 个标志符号; 3、支持左右移位操作; 4、可支持至少两种舍入操作。 实验提交物: 1、实验报告; 2、带源代码的工程文件。

实验报告命名要求: 姓名-学号-实验一.pdf 或者 doc, 或者 docx 格式

实验工程源代码命名要求: 姓名-学号-实验一.zip