## Övningsuppgifter 2025-05-23

## Uppgiftsbeskrivning

Du ska skapa en tillståndsmaskin för att kontrollera en lysdiod. Tillståndsmaskinen ska realiseras i VHDL och ska inneha följande portar:

- Insignal clock ska utgöras av en systemklocka med godtycklig frekvens (dock 50 MHz på FPGA-kortet).
- Insignal reset n ska utgöras av en inverterande reset-signal, när reset n = 0 ska systemåterställning ske.
- Insignal button\_n[1:0] ska utgöras av två inverterande tryckknappar för att uppdatera tillståndsmaskinens tillstånd:
  - ✓ button\_n[1] byter till föregående tillstånd vid (fallande flank).
  - ✓ button\_n[0] byter till nästa tillstånd (vid fallande flank).
- Utsignal *led* ska utgöras av en lysdiod, som styrs utefter aktuellt tillstånd.

Tillståndsmaskinen ska inneha tre tillstånd:

- STATE\_OFF: Lysdioden ska hållas släckt.
- STATE\_BLINK: Lysdioden ska blinka var 100:e millisekund.
- STATE ON: Lysdioden ska hållas tänd.

Tillståndsmaskinen är sluten på så sätt att nästa tillstånd efter STATE\_ON är STATE\_OFF. Vid systemåterställning (via netryckning av *reset\_n*) eller om ett fel uppstår ska tillståndsmaskinen återställas till startläget STATE\_OFF.

Kretsen ska implementeras synkront med en asynkron reset; samtliga signaler i kretsen uppdateras vid stigande flank på klockan *clock* eller när reset-signalen *reset\_n* är låg. När *reset\_n* är låg ska systemåterställning ske, vilket innebär att samtliga signaler ska sättas i startläget (och lysdioden ska då släckas).

Kretsen ska också göras mer robust via förebyggande av metastabilitet. För att åstadkomma detta ska den så kallade double-flop metoden. Därmed ska varje insignal (förutom systemklockan) synkroniseras via två vippor styck.

- a) Rita tillståndsgraf för tillståndsmaskinen. Via denna ska projektet realiseras.
- b) Öppna den bifogade .qar-filen fsm.qar i Quartus. Denna arkivfil innehåller skelettkod för en modul döpt fsm i Quartus. Moduler för metastabilitetsskydd samt räknarkretsar (för blinkningen) finns tillgängliga, men används inte. Själva tillståndsmaskinen saknas och ska läggas till.
- c) Kompilera modulen *fsm* och skumma igenom befintliga moduler för att få en överblick över vad som finns och vad som behöver läggas till. Notera att lite nya saker finns här, såsom typ- och komponentdeklarationer samt generiska parametrar.
- d) Implementera tillståndsmaskinen i enlighet med tidigare framtagen tillståndsgraf.

\*Ni ska själva få skriva en motsvarande modul i VHDL i inlämningsuppgift VI, därav är denna modul skriven i SystemVerilog.