

## Övningsuppgifter 2025-04-24

1. Du ska konstruera ett digitalt system för togglning av en lysdiod via en tryckknapp. Systemet ska innehålla följande portar:
  - Insignal *clock* ska utgöras av en systemklocka med godtycklig frekvens (dock 50 MHz på FPGA-kortet).
  - Insignal *reset\_n* ska utgöras av en inverterande reset-signal, när *reset\_n* = 0 ska systemåterställning ske.
  - Insignal *button\_n* ska utgöras av inverterande tryckknapp, som vid nedtryckning (låg signal) togglar en lysdiod.
  - Utsignal *led* ska utgöras av en lysdiod, som togglas vid nedtryckning av *button\_n*.

Kretsen ska implementeras synkront med en asynkron reset; samtliga signaler i kretsen uppdateras vid stigande flank på klockan *clock* eller när reset-signalen *reset\_n* är låg. När *reset\_n* är låg ska systemåterställning ske, vilket innebär att samtliga signaler ska sättas i startläget (och lysdioden ska då släckas).

- a) Realisera motsvarande grindnät för hand och simulera i CircuitVerse. Sätt klockans periodtid till 1000 ms.
  - b) Testa att toggla lysdioden via nedtryckning av tryckknapp *button\_n*. Sker togglingen direkt eller dröjer det tills klockan slår?
  - c) Testa att trycka ned reset-signalen *reset\_n*; släcks lysdioden direkt eller dröjer det tills klockan slår?
2. Implementera konstruktionen i VHDL via en modul döpt *led\_toggle*.
    - a) Välj FPGA-kort Terasic DE0 (enhet 5CEBA4F23C7). Toppmodulen ska ha samma namn som projektet.
    - b) Verifiera konstruktionen på ett FPGA-kort. Anslut insignal *clock* till en 50 MHz systemklocka, *reset\_n* samt *button\_n* till var sin tryckknapp och *led* till en lysdiod, se databladet för PIN-nummer (finns på GitHub).