## Övningsuppgifter 2025-04-30

- 1. Du ska konstruera ett digitalt system för toggling av en lysdiod via en tryckknapp. Systemet ska inneha följande portar:
  - Insignal clock ska utgöras av en systemklocka med godtycklig frekvens (dock 50 MHz på FPGA-kortet).
  - Insignal reset\_n ska utgöras av en inverterande reset-signal, när reset\_n = 0 ska systemåterställning ske.
  - Insignal button\_n ska utgöras av inverterande tryckknapp, som vid nedtryckning (låg signal) togglar en lysdiod.
  - Utsignal *led* ska utgöras av en lysdiod, som togglas vid nedtryckning av *button\_n*.

Kretsen ska implementeras synkront med en asynkron reset; samtliga signaler i kretsen uppdateras vid stigande flank på klockan *clock* eller när reset-signalen *reset\_n* är låg. När *reset\_n* är låg ska systemåterställning ske, vilket innebär att samtliga signaler ska sättas i startläget (och lysdioden ska då släckas).

- a) Implementera konstruktionen i VHDL via en modul döpt *led\_toggle*. Välj FPGA-kort Terasic DE0 (enhet 5CEBA4F23C7). Toppmodulen ska ha samma namn som projektet.
- b) Verifiera konstruktionen på ett FPGA-kort. Anslut insignal *clock* till en 50 MHz systemklocka, *reset\_n* samt *button\_n* till var tryckknapp och *led* till en lysdiod, se databladet för PIN-nummer (finns på Classroom).