

Övningsdugga D02 – Synkron VHDL

Tillåtna hjälpmedel

- Papper och penna.

Poäng


Totalt 10 poäng.

Betygsgränser

- IG < 5 poäng
- G ≥ 5 poäng
- VG ≥ 8 poäng

1. Realisera nedanstående konstruktion i VHDL:
 - Döp modulen *circuit1*.
 - Implementera respektive vippa via var sin process.

(5p)



Figur 1: Synkron konstruktion.

OBS! Vänd blad!

2. Betrakta nedanstående VHDL-kod.

a) Förklara kortfattat vad koden har för syfte. Varför används sådan här processer i digitala konstruktioner?

(2p)

b) Realisera motsvarande grindnät för hand (med vippor som färdiga block).

(3p)

```
architecture behaviour of circuit2 is
signal btn_s1_n, btn_s2_n: std_logic;
signal rst_s1, rst_s2    : std_logic;
begin
    process(clk, rst) is
    begin
        if (rst = '1') then
            rst_s1 <= '1';
            rst_s2 <= '1';
        elsif (rising_edge(clk)) then
            rst_s1 <= '0';
            rst_s2 <= rst_s1;
        end if;
    end process;

    process(clk, rst_s2) is
    begin
        if (rst_s2 = '1') then
            btn_s1_n <= '1';
            btn_s2_n <= '1';
        elsif (rising_edge(clk)) then
            btn_s1_n <= btn_n;
            btn_s2_n <= btn_s1_n;
        end if;
    end process;
end architecture;
```