

第4章 数字集成电路

4.1 逻辑代数运算规则

4.2 逻辑函数的表示与化简

4.3 集成门电路

4.4 组合逻辑电路

4.5 集成触发器

4.6 时序逻辑电路

*4.7 存储器

*4.8 可编程逻辑器件(PLD)

*4.9 应用举例




概述

电子信号 { 模拟信号
 { 数字信号


模拟信号：在时间和数值上都连续变化的信号

数字信号：在时间和数值上都离散的信号







连续
信号
(模
拟信
号)



连续
信号
(幅
度不
连续)



离散
信号



数字
信号


概述

集成电路

是60年代初期发展起来的一种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成一定功能的电路所需的半导体管、电阻、电容等元件及它们之间的连接导线全部集成在一小片硅片上，然后封装在一个管壳内的电子器件。其封装外形有圆壳形、扁平形或直插式等多种。



概述



数字集成电路是指输入量和输出量为高、低两种电平，而且输出和输入具有一定逻辑关系的电路。

模拟集成电路是指数字集成电路以外的集成电路。



4.1 逻辑代数运算规则

逻辑代数又称**布尔代数**，是研究逻辑关系的一种数学工具，被广泛应用于数字电路的分析与设计。逻辑代数表示的是逻辑关系，它的变量取值只有1和0，表示两个相反的逻辑关系。

逻辑代数有三种基本的逻辑运算：**与运算**、**或运算**和**非运算**，其他的各种逻辑运算都可以由这三种基本运算组成



4.1 逻辑代数运算规则

自等律 $A+0=A$, $A\cdot 1=A$

0-1律 $A+1=1$, $A\cdot 0=0$

互补律 $A+\bar{A}=1$, $A\bar{A}=0$

重叠律 $A+A=A$, $AA=A$

交换律: $A+B=B+A$, $AB=BA$



4.1 逻辑代数运算规则

还原律 $\overline{\overline{A}}=A$

结合律: $A+(B+C)=(A+B)+C$

$$(AB)C=A(BC)$$

分配律: $A(B+C)=AB+AC$, $A+BC=(A+B)(A+C)$

吸收定律: $A+AB=A$, $A(A+B)=A$, $A+\overline{A}B=A+B$

反演律: $\overline{ABC}=\overline{A}+\overline{B}+\overline{C}$
 $\overline{A+B+C}=\overline{A} \ \overline{B} \ \overline{C}$



4.2 逻辑函数

当一组输出变量（因变量）与一组输入变量（自变量）之间的函数关系是一种逻辑关系时，称为逻辑函数。



4.2.1 逻辑函数的表示方法

逻辑状态表：列出输入、输出变量的所有逻辑状态

逻辑表达式：用基本运算符号列出输入、输出变量间的逻辑代数式

逻辑图：用逻辑符号表示输入、输出变量间的逻辑关系



4.2.1 逻辑函数的表示方法

[例4.2.1]：设一个三输入变量的偶数判别电路，输入变量为 A , B , C ，输出变量为 F 。当输入变量中有偶数个1时， $F=1$ ；有奇数个1时， $F=0$ 。试用不同的逻辑函数表示法来表示。

解：（1）逻辑状态表

三个输入变量的最小项有 $2^3 = 8$ 个，即有8 个组合状态，将这 8 个组合状态的输入，输出变量都列出来，就构成了逻辑状态表，如表所示。

输 入			输 出
A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0



4.2.1 逻辑函数的表示方法

(2) 逻辑表达式

把逻辑状态表中的输入，输出变量写成与—或形式的逻辑表达式，将 $F = 1$ 的各状态表示成全部输入变量的与函数，并将总输出表示成这些与项的或函数。例中的逻辑表达式：

$$F = \bar{A}\bar{B}\bar{C} + \bar{A}BC + A\bar{B}C + ABC$$

输 入			输 出
A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0




4.2.1 逻辑函数的表示方法

(3) 逻辑图

$$F = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

若将逻辑表达式中的逻辑运算关系用相应的图形符号并适当加以连接，则构成逻辑图。



4.2.2 逻辑函数的代数化简法

代数化简法的实质：

是对逻辑函数作等值变换，通过变换使与-或表达式的与项数目最少，以及在满足与项最少的条件下，每个与项的变量数最少。

$$F = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}\bar{C} + AB\bar{C}$$



4.2.2 逻辑函数的代数化简法

代数化简法中经常使用的方法 (P127-P128) :

1、合并项法 $AB + A\bar{B} = A$

2、吸收法 $A + AB = A$

3、消去法 $A + \bar{A}B = A + B$

4、配项法 $A + A = A$



例：试化简

$$F = ABC + AB\bar{C} + A\bar{B}$$

解：逻辑函数化简的原则：等值变换，使与-或表达式的与项数目最少，以及每个与项的变量数最少。

$$F = ABC + AB\bar{C} + A\bar{B} = AB(C + \bar{C})_{\text{分配率}} + A\bar{B} = AB_{\text{互补率}} + A\bar{B} = A(B + \bar{B})_{\text{分配率}} = A_{\text{互补率}}$$

例：试化简 $F = AB + \bar{A}C + BCDE$

$$F = AB + C(\bar{A} + BDE) \quad \text{分配律}$$

$$= AB + C(\bar{A} + ABDE) \quad \text{吸收律}$$

$$= AB + \bar{A}C + ABCDE$$

$$= AB + \bar{A}C \quad \text{吸收律}$$

4.3 集成门电路

4.3.1 集成门电路的类型

4.3.2 TTL与非门、三态门和CMOS或非门电路



4.3.1 集成门电路的类型







门电路：是数字电路的基本逻辑单元

门电路 {
 TTL门电路
 CMOS门电路

为了正确应用集成门电路，除了掌握各种门电路的逻辑功能以外，还必须了解它们的基本特性和主要参数




几种门电路的图形符号和逻辑功能


名称	图形符号	逻辑表达式	功能说明
与门		$F=AB$	输入全1，输出为1 输入有0，输出为0
或门		$F=A+B$	输入有1，输出为1 输入全0，输出为0
非门		$F = \bar{A}$	输入为1，输出为0 输入为0，输出为1
与非门		$F = \overline{AB}$	输入全1，输出为0 输入有0，输出为1
或非门		$F = \overline{A+B}$	输入有1，输出为0 输入全0，输出为1
异或门		$F = \overline{A}\overline{B} + \overline{A}B$ $= A \oplus B$	输入相异，输出为1 输入相同，输出为0



TTL与非门电路




结构





TTL与非门电路

结构



(2) 与非门（非门）的电压传输特性及主要参数

①输出高电平



③高电平噪声容限

$$U_{NH} = U_{OH} - U_{ON}$$

①输出低电平

③低电平噪声容限

$$U_{NL} = U_{OFF} - U_{OL}$$

②关门电平和开门电平

TTL与非门电路

(3) 主要参数

④ 扇出系数 N_0

扇出系数 N_0 是指一个与非门能带同类门的最大数目，它表示与非门的带负载能力。对TTL与非门而言，手册规定 $N_0 \geq 8$ 。



TTL与非门电路


(3) 主要参数

⑤ 平均传输延迟时间 t_{pd}

平均传输延迟时间 t_{pd} 是指输出脉冲相对于输入脉冲来说的平均传输延迟时间：

$$t_{pd} = (t_{pHL} + t_{pLH}) / 2$$

它表示门电路的开关速度， t_{pd} 越小，开关速度越快。



TTL与三态非门电路


三态门的作用.

如果把几个逻辑门的输出端都接到同一根传输线上, 要求每个逻辑门能在不同时刻轮流向传输线传送信号, 这就需要对每个逻辑门进行分时控制. 这种带有控制端的逻辑门就是三态门。



TTL与三态非门电路

结构




当使能端高电平时，二极管导通，因此T4截止。同时保证T5截止，F呈高阻态。




TTL与三态非门电路

图形符号



(a)



(b)

在 (a) 图中 $\overline{EN} = 1$ 时, F 为高阻态, 在 $\overline{EN} = 0$ 时 $F = \overline{AB}$, 故称为控制端低电平时有效的三态与非门。


在 (b) 图中 $EN = 0$ 时, F 为高阻态, 在 $EN = 1$ 时 $F = \overline{AB}$, 故称为控制端高电平时有效的三态与非门。



TTL与三态非门电路

三态门的应用

三态门接于总线，可实现数据或信号的轮流传送。



4.4 组合逻辑电路

4.4.1 组合逻辑电路的分析和设计方法

把门电路按一定规律加以组合，可以构成具有各种逻辑功能的逻辑电路。




组合逻辑电路的特点：

输出状态只与当前的输入状态有关，与原输出状态无关。




4.4.1 组合逻辑电路的分析和设计方法



组合逻辑电路的分析

[例4.4.1] 分析图示组合逻辑电路的功能。



反演律: $\overline{ABC} = \overline{A} + \overline{B} + \overline{C}$
 $\overline{A+B+C} = \overline{A} \overline{B} \overline{C}$

[解]: (1) 根据逻辑图, 可写出 F 的表达式为

$$F = \overline{\overline{A}BA} \overline{\overline{A}BB}$$

分配律

$$(2) \text{ 化简: } F = \overline{\overline{A}BA} + \overline{\overline{A}BB} = (\overline{\overline{A}} + \overline{\overline{B}})A + (\overline{\overline{A}} + \overline{\overline{B}})B = \overline{A}\overline{B} + \overline{A}B$$

反演律 反演律 反演律 互补律



组合逻辑电路的分析


(3) 逻辑状态表

A	B	F
0	0	0
0	1	1
1	0	1
1	1	0

(4) 功能：用与非门组成的异或门电路



组合逻辑电路的设计



组合逻辑电路的设计

[例4.4.2] 设计一个逻辑电路供3人表决使用，表决按少数服从多数的原则通过。

[解]：（1）设3人各有一按钮，用变量 A 、 B 、 C 表示，同意时按下按钮，变量取值为1，不同意时不按按钮，变量取值为0。 F 表示表决结果， $F=1$ 表示通过， $F=0$ 表示不通过。

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

（2）根据题意列出逻辑状态表




组合逻辑电路的设计

(3) 由逻辑状态表写出逻辑函数表达式，并化简

$$\begin{aligned} F &= \bar{A}BC + A\bar{B}C + ABC\bar{C} + ABC \\ &= (\bar{A} + A)BC + (\bar{B} + B)AC + (\bar{C} + C)AB = AB + BC + AC \end{aligned}$$

(4) 据化简后的逻辑函数表达式可以画出逻辑图



组合逻辑电路的设计

(5) 如果要求全部用与非门实现，则首先必须将与或表达式转换成与非-与非表达式。转换的方法就是利用反演律。

$$\begin{aligned} F &= AB + BC + AC \\ &= \overline{\overline{AB} \overline{BC} \overline{AC}} \end{aligned}$$


这时可以用四个与非门实现。可见一个逻辑函数可以由多种形式的逻辑图来实现。



*第4章-课堂-2-逻辑电路

下图所示逻辑电路，输出 F 的逻辑函数表达式为_____。

- A. $F = \overline{A}B$ B. $F = AB$ C. $F = A\overline{B}$ D. $F = \overline{A}\overline{B}$



典型的组合逻辑电路

- 1、加法器（半加器、全加器）
 - 2、编码器
 - 3、译码器（2-4译码、3-8译码、4-16译码等）
 - 4、数据选择器（P192 4.4.8）
 - 5、数据分配器（P194 4.4.9）
-

4.4.2 加法器

加法器是算术运算电路中的基本运算单元，用于二进制数的加法运算。

一. 半加器：只求本位相加，不计低位进位

1. 半加器逻辑状态表（ A 、 B ：两个相加位； S ：半加和； C ：进位数；）

加数	被加数	和	进位数
A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

2. 逻辑关系式：


$$S = A\bar{B} + \bar{A}B$$

$$C = AB$$



半加器

3.逻辑图



图(a)是实现半加器的逻辑图

图(b)是半加器的逻辑符号



全加器

二、全加器：两个一位二进制数相加，并考虑低位来的进位


1. 全加器逻辑状态表 (A_n 、 B_n 是本位的加数和被加数， C_{n-1} 是从低位来的进位数， S_n 为和数， C_n 为进位数)

输入			输出	
加数 A_n	被加数 B_n	低位来的进位 C_{n-1}	和数 S_n	进位数 C_n
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




全加器

2、全加器的图形符号




3、全加器集成块：74LS183



全加器

4、两片74LS183组成的4位二进制加法器



	A3	A2	A1	A0	
+	B3	B2	B1	B0	
	S4	S3	S2	S1	S0



4.4.3 编码器、译码器及数字显示

编码就是用二进制代码来表示一个给定的十进制数、或字符。

完成这一功能的逻辑电路称为编码器。

用二进制代码来表示十进制数，称为二—十进制编码（Binary Coded Decimal,简称BCD码）。最常用的一种二—十进制编码是8421 BCD码。



8421 BCD码编码表


十进制表	8421 BCD码			
	<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

$$\text{十进制数} = D * 8 + C * 4 + B * 2 + A * 1$$



编码器

8421 BCD码编码器的逻辑图



或门

只要将拨码开关拨到需编码的十进制数对应的位置，输出端 $DCBA$ 就会输出相应的8421 BCD码。



译码器


译码是编码的逆过程，即是将代码所表示的信息翻译过来的过程。实现译码功能的电路称为**译码器**。

二进制译码器：将二进制代码翻译成相应信息的电路。

二进制译码器的输入是 N 位二进制码，有 N 个**输入端**，有 2^N 组输入状态，译码器的每一个输出对应于一组输入组合（即一个代码），所以有 2^N 个**输出端**，通常称为 N 线- 2^N 线译码器（如2线-4线译码器、3线-8线译码器）。



译码器




CT74LS139 2线-4线译码器的逻辑状态表

输入		输出	功能
使能 $\overline{ST}$	选择输入 $A_1 A_0$	$\overline{Y}_3 \overline{Y}_2 \overline{Y}_1 \overline{Y}_0$	
1	$\times \times$	1 1 1 1	禁止译码
0	0 0	0 1 1 1	进行译码 (输出低电平有效)
	0 1	1 0 1 1	
	1 0	1 1 0 1	
	1 1	1 1 1 0	




译码器

双2线-4线译码器 TTL集成电路CT74LS139（输出低电平有效）



(a)



(b)



数字显示


在数字系统中，常常需要将测量和运算的结果直接按人们习惯的十进制形式显示出来。这首先要对二进制数进行译码，然后由译码器驱动相应的数码显示器。

七段显示器每一段表示的字母及所组成的字形：



数字显示

半导体发光数码管的两种接法：



图(a)是共阳极接法，
图(b)是共阴极接法。



数字显示


8421 BCD码-七段译码器的逻辑状态表 （假设共阴极接法）

输入				输出							显示的十进制数
<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>a</i>	<i>b</i>	<i>c</i>	<i>d</i>	<i>e</i>	<i>f</i>	<i>g</i>	
0	0	0	0	1	1	1	1	1	1	0	0
0	0	0	1	0	1	1	0	0	0	0	1
0	0	1	0	1	1	0	1	1	0	1	2
0	0	1	1	1	1	1	1	0	0	1	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	1	0	1	1	1	1	1	6
0	1	1	1	1	1	1	0	0	0	0	7
1	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	1	1	1	1	0	1	1	9



数字显示


TTL集成电路CT74LS248 BCD—七段译码器与共阴极
半导体发光数码管连接的示意图



典型的组合逻辑电路：


加法器、编码器、译码器、数据选择器
(P192) 、数据分配器 (P194)

例：数据选择器是一种能在选择控制信号作用下，将多个输入端的数据选择一个送至输出端的组合逻辑电路。



$$W = D_0 \overline{A_1} \overline{A_0} + D_1 \overline{A_1} A_0 + D_2 A_1 \overline{A_0} + D_3 A_1 A_0$$

课堂习题：数据分配器可以根据地址控制信号，将一个输入端的信号送至多个输出端的某一个，试写D0~D3的逻辑表达式。



选择控制端

输出端

输入端

4.5 集成触发器

4.5.1 基本RS触发器

4.5.2 同步RS触发器和D锁存器

4.5.3 正边沿触发的D触发器

4.5.4 负边沿触发的JK触发器




概述

时序逻辑电路：它的输出不仅与当前时刻的输入状态有关，而且与电路原来的状态有关。

集成触发器：是组成时序逻辑电路的基本部件。

集成触发器的特点：（1）**触发器具有0和1两个稳定状态**（称为**双稳态触发器**），在触发信号作用下，可以从原来的一种稳定状态转换到另一种稳定状态。





对于 (c)，若 $\bar{S}$ 和 $\bar{R}$ 同时由 0 到 1，A 和 B 都有使输出由 1 向 0 发生转换的趋势。

若 A 速度快，则 11 01，输出为 0 1，为 (a)。


若 B 速度快，则 10 11，输出为 10，为 (b)。

集成触发器特点 (2) 触发器的输出状态 (次态) Q^{n+1} 不仅和当时的输入有关, 而且和以前的输出 Q^n (原态) 状态有关, 这是触发器和门电路的最大区别。

$\bar{S}$ 、 $\bar{R}$ 为输入端, Q 、 $\bar{Q}$ 为输出端,
正常工作时 Q 与 $\bar{Q}$ 的电平是相反的。

$\bar{S}$	$\bar{R}$	Q^n	Q^{n+1}
0	0	0	不定
0	0	1	
0	1	0	1
0	1	1	
1	0	0	0
1	0	1	
1	1	0	0
1	1	1	1

触发器的记忆功能 (触发器的状态能保持)



外加信号撤除后, 电路能保持原状态不变。电路具有记忆功能。

4.5.1 基本RS触发器

基本RS触发器的状态转换表

$\overline{S}$	$\overline{R}$	Q^n	Q^{n+1}
0	0	0	不定
0	0	1	
0	1	0	1
0	1	1	
1	0	0	0
1	0	1	
1	1	0	0
1	1	1	


基本RS触发器的状态转换表的
简易画法

$\overline{S}$	$\overline{R}$	Q^{n+1}
0	0	不定
0	1	1
1	0	0
1	1	Q^n




4.5.1 基本RS触发器

基本RS触发器的波形图



基本RS触发器的图形符号



负触发脉冲有效

置位端 复位端

4.5.1 基本RS触发器

基本RS触发器结论：

(1) 触发器的输出有两个稳态： $Q=0$ 、 $\bar{Q}=1$ 、和 $Q=1$ 、 $\bar{Q}=0$ 。这种有两个稳态的触发器通常称为**双稳态触发器**。若令 $\bar{S}=1$ 、 $\bar{R}=1$ ，触发器的状态就可以保持，说明双稳态触发器具有**记忆功能**。

(2) 利用加于 $\bar{S}$ 、 $\bar{R}$ 端的负脉冲可使触发器由一个稳态转换为另一稳态。加入的负脉冲称触发脉冲。



4. 5. 2 同步RS触发器和D锁存器

概述


在数字系统中往往要求触发器的动作时刻和其他部件相一致，这就必须有一个同步信号，以协调触发器和触发器、触发器和其他数字逻辑部件的动作。同步信号是一种脉冲信号，通常称为时钟脉冲（Clock Pulse简称 CP ）。

具有时钟脉冲的触发器叫同步触发器。




同步RS触发器

结构




图形符号



图中 R 、 S 端为数据输入端， CP 端为时钟脉冲输入端， R_d 、 S_d 分别为直接置位、复位输入端。




同步RS触发器的波形图：



注意： $\overline{S}_d$ 、 $\overline{R}_d$ 两直接输入端的作用及CP的控制作用。



同步RS触发器的波形图：





CP	$\overline{S_d}$	$\overline{R_d}$	S	R	Q^{n+1}
X	0	1	X	X	1
X	1	0	X	X	0
0	1	1	X	X	保持
1	1	1	1	0	1
1	1	1	0	1	0
1	1	1	0	0	保持
1	1	1	1	1	不定

注意： $\overline{S_d}$ 、 $\overline{R_d}$ 两直接输入端的作用及 CP 的控制作用。



同步D触发器（D锁存器）



电平触发，高电平有效；低电平时，数据不能传入，输出状态不变

同步 D 触发器（即 D 锁存器）的逻辑函数表达形式（通常称为特性方程）为：

$$Q^{n+1} = D$$



4.5.3 正边沿触发的D触发器


边沿触发是指触发器的次态仅由时钟脉冲的上升沿或下降沿来到时的输入信号决定，在此以前或以后输入信号的变化不会影响触发器的状态。

边沿触发器分为正边沿（上升沿）触发器和负边沿（下降沿）触发器两类。




4.5.3 正边沿触发的D触发器

正边沿D触发器的图形符号



TTL集成电路中, CT74LS74、CT74LS273等都属于正边沿触发的D触发器。

正边沿D触发器和D锁存器的波形图




正边沿D触发器与D锁存器的特性方程是一致的。即：

$$Q^{n+1} = D$$


4.5.4 负边沿触发的JK触发器

负边沿JK 触发器的图形符号



4.5.4 负边沿触发的JK触发器

逻辑状态转换表

J	K	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0


特性方程

$$\begin{aligned}Q^{n+1} &= \bar{J}\bar{K}Q^n + J\bar{K}Q^n + J\bar{K}\bar{Q}^n + JK\bar{Q}^n \\&= (\bar{J}\bar{K} + J\bar{K})Q^n + (J\bar{K} + JK)\bar{Q}^n \\&= J\bar{Q}^n + \bar{K}Q^n\end{aligned}$$



4.5.4 负边沿触发的JK触发器

负边沿JK触发器的波形图



状态转换表

J	K	Q^{n+1}	功能
0	0	Q^n	保持
0	1	0	置 0
1	0	1	置 1
1	1	$\bar{Q}^n$	翻转


特性方程

$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$



4.5.4 负边沿触发的JK触发器

[例4.5.1]分析图示电路的逻辑功能。(P162)



$$\text{驱动方程: } D = \overline{J + Q^n + KQ^n}$$

$$\text{特性方程: } Q^{n+1} = D$$




4.5.4 负边沿触发的JK触发器

[解]：由图可以求得

$$\begin{aligned} D &= \overline{J + Q^n + KQ^n} = (J + Q^n)\overline{KQ^n} \\ &= (J + Q^n)(\overline{K} + \overline{Q^n}) \\ &= J\overline{K} + J\overline{Q^n} + \overline{K}Q^n \\ &= J\overline{K}(Q^n + \overline{Q^n}) + J\overline{Q^n} + \overline{K}Q^n \\ &= J\overline{Q^n}(\overline{K} + 1) + \overline{K}Q^n(J + 1) \\ &= J\overline{Q^n} + \overline{K}Q^n \end{aligned}$$

所以： $Q^{n+1} = D = J\overline{Q^n} + \overline{K}Q^n$


这是由D触发器和门电路构成的负边沿JK触发器。



T触发器 (P162)

T触发器的特性方程：

$$Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n$$



当 $T=1$ 时， $Q^{n+1} = \overline{Q}^n$ (此时又称为 T' 触发器)， CP 每次作用，触发器都翻转；当 $T=0$ 时， $Q^{n+1} = Q^n$ ， Q 状态保持不变。
 $T(T')$ 触发器常用于计数电路中。



4.6 时序逻辑电路

4. 6. 1 时序逻辑电路的分析方法

4. 6. 2 寄存器

4. 6. 2 计数器



概述

时序逻辑电路的特点：

- 1、由触发器或触发器加组合逻辑电路组成
- 2、时序逻辑电路的输出不仅与当前时刻的输入状态有关，而且与电路原来状态（触发器的状态）有关。
- 3、“时序”意即电路的状态与时间顺序有密切的关系

时序逻辑电路的分类：

根据时钟脉冲加入方式的不同，分为同步时序逻辑电路和异步时序逻辑电路。



4. 6. 1 时序逻辑电路的分析方法

时序逻辑电路的分析步骤：

- (1) 分析电路的组成。了解哪些是输入量，哪些是输出量。了解各触发器之间的连接方法和组合电路部分的结构（在不少时序逻辑电路中，都含有组合逻辑电路的部分）。
- (2) 写出组合逻辑电路对外输出的逻辑表达式，称为**输出方程**。若没有则不写。



4. 6. 1 时序逻辑电路的分析方法


时序逻辑电路的分析步骤：

- (3) 写出各个触发器输入端的逻辑函数表达式，称为驱动方程。
- (4) 把各个触发器的驱动方程代入触发器的特性方程，得出各触发器的状态方程。
- (5) 根据状态方程和输出方程，列出逻辑状态转换表，画出波形图，确定该时序电路的状态变化规律和逻辑功能。



4. 6. 1 时序逻辑电路的分析方法

[例题4. 6. 1]分析图示时序逻辑电路的功能。 (P164)



$$Q_A^{n+1} = D_A = MD_R + \overline{M}Q_B^n$$

$$Q_B^{n+1} = D_B = MQ_A^n + \overline{M}Q_C^n$$

$$Q_C^{n+1} = D_C = MQ_B^n + \overline{M}Q_D^n$$

$$Q_D^{n+1} = D_D = MQ_C^n + \overline{M}D_L$$

M=1: 右移

M=0: 左移

4. 6. 1 时序逻辑电路的分析方法

触发器 F_A, F_B, F_C, F_D 的状态方程为：

$$Q_A^{n+1} = D_A = MD_R + \overline{M}Q_B^n$$

$$Q_B^{n+1} = D_B = MQ_A^n + \overline{M}Q_C^n$$

$$Q_C^{n+1} = D_C = MQ_B^n + \overline{M}Q_D^n$$

$$Q_D^{n+1} = D_D = MQ_C^n + \overline{M}D_L$$

当 $M=1$ 时， $Q_A^{n+1} = D_R$ ， $Q_B^{n+1} = D_A^n$ ， $Q_C^{n+1} = D_B^n$ ， $Q_D^{n+1} = D_C^n$ ，

D_R 端的数码 D_0 存入 F_A ，依次类推，在CP的作用下，数码逐位从左向右移动，实现数码的右移。



4. 6. 1 时序逻辑电路的分析方法

触发器 F_A, F_B, F_C, F_D 的状态方程为：

$$Q_A^{n+1} = D_A = MD_R + \overline{M}Q_B^n$$

$$Q_B^{n+1} = D_B = MQ_A^n + \overline{M}Q_C^n$$

$$Q_C^{n+1} = D_C = MQ_B^n + \overline{M}Q_D^n$$

$$Q_D^{n+1} = D_D = MQ_C^n + \overline{M}D_L$$

当 $M=0$ 时， $Q_A^{n+1} = Q_B^n$ ， $Q_B^{n+1} = D_C^n$ ， $Q_C^{n+1} = D_D^n$ ， $Q_D^{n+1} = D_L$ ，
在CP的依次作用下， D_L 端的数码依次存入 F_D ，并从 F_D 向 F_A 方向逐位移动，实现数码的左移。



4. 6. 1 时序逻辑电路的分析方法

表4. 6. 1 例题4. 6. 1的逻辑状态转换表

输入 D_R	现态				次态			
	Q_A^n	Q_B^n	Q_C^n	Q_D^n	Q_A^{n+1}	Q_B^{n+1}	Q_C^{n+1}	Q_D^{n+1}
D_0	1	0	1	0	D_0	1	0	1
D_1	D_0	1	0	1	D_1	D_0	1	0
D_2	D_1	D_0	1	0	D_2	D_1	D_0	1
D_3	D_2	D_1	D_0	1	D_3	D_2	D_1	D_0

输入 D_L	现态				次态			
	Q_A^n	Q_B^n	Q_C^n	Q_D^n	Q_A^{n+1}	Q_B^{n+1}	Q_C^{n+1}	Q_D^{n+1}
D_0	1	0	1	0	0	1	0	D_0
D_1	0	1	0	D_0	1	0	D_0	D_1
D_2	1	0	D_0	D_1	0	D_0	D_1	D_2
D_3	0	D_0	D_1	D_2	D_0	D_1	D_2	D_3

(a) $M=1$


(b) $M=0$

因此这是一个可进行一位方向控制的双向一位寄存器， M 为移位方向控制端， D_R 和 D_L 分别为右移和左串行数据输入端。



4. 6. 1 时序逻辑电路的分析方法

[例题4. 6. 2] 分析图示时序逻辑电路的功能，假设初始状态为 $Q_D Q_C Q_B Q_A = 0000$ 。



4. 6. 1 时序逻辑电路的分析方法

[解] (1) **分析电路结构**: 该时序逻辑电路由四个 JK 触发器 F_A 、 F_B 、 F_C 和 F_D 组成, 它们受同一个时钟脉冲 CP 控制, 因此是同步时序电路。

(2) 列出各触发器的**驱动方程**为:

$$J_A = K_A = 1$$

$$J_B = Q_A^n \overline{Q_D^n}, K_B = Q_A^n$$

$$J_C = K_C = Q_A^n Q_B^n$$

$$J_D = Q_A^n Q_B^n Q_C^n, K_D = Q_A^n$$



4. 6. 1 时序逻辑电路的分析方法

(3) 各触发器的状态方程为：

$$Q_A^{n+1} = \overline{Q_A^n}$$


$$Q_B^{n+1} = Q_A^n \overline{Q_D^n} \overline{Q_B^n} + \overline{Q_A^n} Q_B^n$$

$$Q_C^{n+1} = Q_A^n Q_B^n \overline{Q_C^n} + \overline{Q_A^n} \overline{Q_B^n} Q_C^n$$

$$Q_D^{n+1} = Q_A^n Q_B^n Q_C^n Q_D^n + \overline{Q_A^n} \overline{Q_D^n}$$

(4) 输出方程：

$$C = Q_D^n Q_A^n$$



4.6.1 时序逻辑电路的分析方法

(5) 例题4.6.2的状态转换表:

序号	现在状态	下一个状态				进位
	$Q_D^n Q_C^n Q_B^n Q_A^n$	Q_D^{n+1}	Q_C^{n+1}	Q_B^{n+1}	Q_A^{n+1}	C
0	0 0 0 0	0	0	0	1	0
1	0 0 0 1	0	0	1	0	0
2	0 0 1 0	0	0	1	1	0
3	0 0 1 1	0	1	0	0	0
4	0 1 0 0	0	1	0	1	0
5	0 1 0 1	0	1	1	0	0
6	0 1 1 0	0	1	1	1	0
7	0 1 1 1	1	0	0	0	0
8	1 0 0 0	1	0	0	1	0
9	1 0 0 1	0	0	0	0	1
10	1 0 1 0	1	0	1	1	0
11	1 0 1 1	0	1	0	0	1
12	1 1 0 0	1	1	0	1	0
13	1 1 0 1	0	1	0	0	1
14	1 1 1 0	1	1	1	1	0
15	1 1 1 1	0	0	0	0	1

有效状态

无效状态

计数

分频



4. 6. 1 时序逻辑电路的分析方法

(6) 例题4. 6. 2的分析

上述十进制计数器，在CP作用下， Q_D Q_C Q_B Q_A 按0000、0001、0010、0011、0100、0101、0110、0111、1000、1001再0000的规律变化，10个状态为一个循环，而不出现1000、1011、1100、1101、1110、1111等6个状态。

有效状态：计数循环中出现的状态称为有效状态。

无效状态：计数循环中不出现的状态称为无效状态。



4. 6. 1 时序逻辑电路的分析方法

(6) 例题4. 6. 2的分析

自启动:


计数器正常工作时, 电路状态只会在有效状态内循环, 不会出现无效状态。但如果外界干扰或其它偶然因素的作用, 可能会使逻辑电路出现无效状态, 这时如果在时钟脉冲作用下能使电路自动回到某一个有效状态, 则称该电路能自启动。



4.6.1 时序逻辑电路的分析方法


(7) 状态转换图

为了更形象直观地显示电路的逻辑功能，还可以用**逻辑状态转换图**来表。其中圆圈内的二进制数表示计数器的状态，圆圈与圆圈之间的箭头号表示状态的转换方向。



4. 6. 1 时序逻辑电路的分析方法

(8) 例题4. 6. 2的波形



(9) 例题4. 6. 2的功能：这一个同步十进制加法计数器，该计数器除了计数，还具有10分频的功能。



4. 6. 2 寄存器

寄存器分为**数码寄存器**和**移位寄存器**。


1、数码寄存器

数码寄存器用来暂时存放参与运算的数据和运算结果。一位触发器可寄存一位二进制数，需要存放多少位数，就需要用多少个触发器。



数码寄存器

用四个触发器组成的四位数码寄存器：



$D_3D_2D_1D_0$ 为待寄存的四位二进制数码，当 CP 端加入一个正脉冲后，四位二进制数码就存入四个触发器了。



2、移位寄存器

移位寄存器的功能：存放数码和移位。

移位：就是在移位脉冲作用下使得寄存器的数码向左或向右移位。通过数码移位，可以实现两个二进制数的串行相加、相乘和其他的算术运算。

移位寄存器分为单向移位寄存器和双向移位寄存器；按输入方式的不同，可分为串行输入和并行输入；按输出方式的不同，可分为串行输出和并行输出。



单向移位寄存器

单向移位寄存器：分右移寄存器和左移寄存器。


数码自左向右移称为右移寄存器；

数码自右向左移称为左移寄存器。



(1) 单向移位寄存器


D触发器组成的四位数码右移寄存器



输入只加至触发器 F_A 的 D 端，是串行输入方式。
四位数码输出可以从四个触发器的 Q 端得到，即并行输出；从最后一个触发器 F_D 的 Q_D 端得到，即串行输出。



单向移位寄存器




D触发器组成的四位数码右移寄存器的状态方程：

$$Q_A^{n+1} = D_R \quad Q_B^{n+1} = D_A^n \quad Q_C^{n+1} = D_B^n \quad Q_D^{n+1} = D_C^n$$

D触发器组成的四位数码右移寄存器的波形图：

$$\begin{aligned} Q_A^{n+1} &= D_R \\ Q_B^{n+1} &= D_A^n \\ Q_C^{n+1} &= D_B^n \\ Q_D^{n+1} &= D_C^n \end{aligned}$$




$Q^n \quad Q^{n+1}$

$Q^n \quad Q^{n+1}$



(2) 双向移位寄存器 (P164)

四位双向移位寄存器的逻辑图



$$Q_A^{n+1} = D_A = MD_R + \overline{M}Q_B^n$$

$$Q_B^{n+1} = D_B = MQ_A^n + \overline{M}Q_C^n$$

$$Q_C^{n+1} = D_C = MQ_B^n + \overline{M}Q_D^n$$


$$Q_D^{n+1} = D_D = MQ_C^n + \overline{M}D_L$$

M=1: 右移
M=0: 左移



集成四位双向通用移位寄存器74LS194A

(1) 外引线排列图



图中： D_A 、 D_B 、 D_C 、 D_D 为并行输入端；
 Q_A 、 Q_B 、 Q_C 、 Q_D 为对应的并行输出端；
 D_{SR} 和 D_{SL} 分别为右移和左移串行输入端；
 $\overline{CR}$ 为直接清零端；
 S_1 、 S_0 为工作模式控制端。



集成四位双向通用移位寄存器74LS194A

(2) 逻辑状态表

$\overline{CR}$	S_1	S_0	功能	说 明
0	×	×	清零	$\overline{CR}$ 为低电平时, 使 $Q_A Q_B Q_C Q_D = 0000$
1	1	1	并行送数	CP 上升沿作用后, 并行输入的数据 $D_A D_B D_C D_D$ 送入寄存器, $Q_A Q_B Q_C Q_D = D_A D_B D_C D_D$
1	0	1	右移	串行数据送到右移输入端 D_{SR} , 在 CP 上升沿进行右移
1	1	0	左移	串行数据送到左移输入端 D_{SL} , 在 CP 上升沿进行左移
1	0	0	保持	CP 作用后寄存器内容不变




集成四位双向通用移位寄存器74LS194A


$\overline{CR}$	S_1	S_0		
1	0	1	右移	串行数据送到右移输入端 D_{SR} ，在 CP 上升沿进行右移

(3) 应用电路——4位顺序脉冲发生器

连接图



波形图



工作前首先在 S_1 端、加预置正脉冲，使 $S_1S_0=11$ ，在移位脉冲作用下， $Q_AQ_BQ_CQ_D=1000$ 。预置脉冲过后， $S_1S_0=01$ ，寄存器处在右移状态。

4. 6. 3 计数器

能对脉冲的个数进行计数的逻辑部件，即**计数器**。计数器除了计数功能以外，还可用于分频、定时等。

按计数器数字的增加或减小分类，可分为**加法计数器**、**减法计数器**和既能做加法又能做减法的**可逆计数器**。

按脉冲引入方式的不同，可分为**同步计数器**和**异步计数器**。

按计数进制分类又可分为**二进制计数器**和**非二进制计数器**。




1、二进制计数器


四个JK触发器组成的异步四位二进制加法计数器

(1) 逻辑图：

异步脉冲




二进制计数器的 状态转换表



CP	Q_D	Q_C	Q_B	Q_A	C
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	1
16	0	0	0	0	0






四个JK触发器组成的异步四位二进制加法计数器

(3) 波形图：

分频




计数



集成4位二进制可逆计数器74LS193


(1) 引线排列图



图中A、B、C、D为预置数置入端；**CLEAR**为清零(复位)端；时钟输入端**CP+**、**CP-**分别可使计数器实现加计数和减计数；“**CO**”为进位端，当加数到1111时发出一个负脉冲。

“**BORRW**”为借位端，当减数到0000时发出一个负脉冲。

集成4位二进制可逆计数器74LS193



(2) 功能表

清零与**CP**无关，称为异步清零


置数与**CP**无关，称为异步置数

输 入				输 出				说 明				
CLEAR	LD	CP+	CP-	D	C	B	A	Q _D	Q _C	Q _B	Q _A	
	×	×	×	×	×	×	×	0	0	0	0	清0 置数 加计数 减计数
0		×	×	<i>d</i>	<i>c</i>	<i>b</i>	<i>a</i>	<i>d</i>	<i>c</i>	<i>b</i>	<i>a</i>	
0	1		1	×	×	×	×	按4位二进制规律加1				
0	1	1		×	×	×	×	按4位二进制规律减1				

加计数上升沿触发 减计数下降沿触发

集成4位二进制加法计数器74LS163

(1) 引线排列图




图中现态名称端子的功能与74LS193的功能一致，CT_P、CT_T可用作多片连接时的控制用。



集成4位二进制加法计数器74LS163

(2) 功能表



清零与**CP**有关，称为同步清零


置数与**CP**有关，称为同步置数

输 入					输 出				说 明				
$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	CP	D	C	B	A	Q_D	Q_C	Q_B	Q_A	
0	×	×	×	↑	×	×	×	×	0	0	0	0	清0
1	0	×	×	↑	d	c	b	a	d	c	b	a	置数
1	1	1	1	↑	×	×	×	×	按4位二进制规律加1				加计数
1	1	0	×	↑	×	×	×	×	保持				保持
1	1	×	0	×	×	×	×	×	保持				保持



2、十进制计数器

十进制计数器，是一种用四位二进制代码表示的逢十进一的计数器，使用最多的是8421 BCD码十进制计数器。



3、任意进制计数器

任意进制计数器：就是指N进制计数器，即每来N个计数脉冲，计数器状态重复一次。利用二进制或十进制计数器集成块，经过适当地联结可以方便地构成N进制计数器。


构成**N**进制计数器常用的方法有**复位法**和**置数法**。



3、任意进制计数器

输 入					输 出				说 明
CLEAR	LD	CP+	CP-	D C B A	Q _D	Q _C	Q _B	Q _A	
					0	0	0	0	清0
0				<i>d c b a</i>	<i>d</i>	<i>c</i>	<i>b</i>	<i>a</i>	置数
0	1		1		按4位二进制规律加1				加计数
0	1				按4位二进制规律减1				减计数

(1) 利用复位法和集成4位二进制可逆计数器74LS193构成十二进制计数器：



它由初始状态**0000**开始计数，当计数到第**12**个脉冲时，输出端 $Q_D Q_C Q_B Q_A = 1100$ ， $CR=1$ ，立即使计数器复位，使 $Q_D Q_C Q_B Q_A = 0000$ ，计数器又回到初始状态，重新开始计数。


由于**1100**这个状态，只是瞬间出现一下，在 $Q_D Q_C Q_B Q_A$ 复位为初始状态0000后，它就消失了，因此计数器从0000至1011循环变化，12个状态为一次循环，是一个十二进制计数器。



3、任意进制计数器

输 入					输 出				说 明
CLEAR	$\overline{LD}$	CP+	CP-	D C B A	Q_D	Q_C	Q_B	Q_A	
	X	X	X	X X X X	0	0	0	0	清0
0		X	X	d c b a	d	c	b	a	置数
0	1		1	X X X X	按4位二进制规律加1				加计数
0	1	1		X X X X	按4位二进制规律减1				减计数

(2) 利用置数法和集成4位二进制可逆计数器74LS193构成十二进制计数器：



它由初始状态**0000**开始计数，当计数到第**12**个脉冲时，输出端 $Q_D Q_C Q_B Q_A = 1100$ ， $\overline{LD} = 1$ ，立即对计数器置数，使 $Q_D Q_C Q_B Q_A = 0000$ ，计数器又回到初始状态，重新开始计数。

由于**1100**这个状态，也只是瞬间出现一下，在 $Q_D Q_C Q_B Q_A$ 复位为初始状态0000后，它就消失了，因此计数器从0000至1011循环变化，12个状态为一次循环，是一个十二进制计数器。




3、任意进制计数器

用集成4位二进制加法计数器
74LS163构成十二进制计数器


清零与CP有关，称为同步清零
置数与CP有关，称为同步置数

输 入						输 出				说 明
$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	CP	D C B A	Q_D	Q_C	Q_B	Q_A	
0	x	x	x	f	x x x x	0	0	0	0	清0
1	0	x	x	f	d c b a	d	c	b	a	置数
1	1	1	1	f	x x x x	按4位二进制规律加1				加计数
1	1	0	x	f	x x x x	保持				保持
1	1	x	0	x	x x x x	保持				保持

复位法



置数法



注意：**74LS193**是异步清零和异步置数，而
74LS163是同步清零和同步置数的。



4.7 半导体存储器

概述

4.7.1 只读存储器（ROM）

4.7.2 随机存取存储器（RAM）



概述

存储器用来存储二进制数，是计算机和一般数字系统必不可少的。目前大量使用的有半导体存储器、磁盘存储器和光盘存储器等。根据存储功能分为**只读存储器**（Read Only Memory，简称ROM）和**随机存储器**（Random Access Memory，简称RAM）两大类。



概述

半导体存储器是用来存放大量二进制信息的一种大规模半导体数字集成电路，它具有集成度高、存取速度快、体积小、功耗小、价格便宜和便于扩充等优点，通常作为计算机的内部存储器使用。



4.7.1 只读存储器（ROM）


只读存储器是存储固定信息的存储器件，即先把信息写入到存储器中，然后存储器只能读出不能写入。

电路一般由地址译码器和存储矩阵两大部分组成。



4.7.1 只读存储器 (ROM)

只读存储器ROM的结构框图




地址译码器有 $A_{n-1} \sim A_0$ n 条输入线（称为地址线）， 2^n 条输出线（称为字选线）

存储矩阵是存储器的主体，它用来存放二进制信息。存储矩阵的输出线 $D_{n-1} \sim D_0$ 为位线（或数据线）。通常把存储器输出的 m 位二进制码称为一个“字”。



4.7.1 只读存储器 (ROM)

4×8ROM电路



ROM实质上是由与门阵列和或门阵列两个部分组成。



4.7.1 只读存储器 (ROM)

4×8ROM地址与字输出关系

字选线	地址输入		字输出							
	A ₁	A ₀	D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
W ₀	0	0	0	1	1	0	1	0	1	0
W ₁	0	1	1	0	1	0	1	0	1	1
W ₂	1	0	1	1	0	1	1	0	1	0
W ₃	1	1	0	1	1	0	0	1	0	1



4.7.1 只读存储器（ROM）

ROM的指标：

存储容量：是存储器的主要技术参数，可用字数表示，即字数乘每字的位数。如有一个字为 m 位，则 n 位地址的存储器容量为 $2^n \times m$ 位，例如 2048×4 位。

存储容量也可以用字节数表示，每8个字位为1个字节，例如 1024×1 （1k字位）相当于128个字节。



4.7.2 随机存取存储器（RAM）


随机存取存储器（RAM）可以任意选中某一地址的存储单元，从该单元读取信息，或写入新的信息，因此也称为读写存储器。从存储单元中读出信息时，原信息保存；写入新信息时，原信息由新信息替代，即被刷新。

根据原理的不同，RAM可分为静态、动态两类。按照所用器件不同，又可分为双极性（采用晶体管）和MOS型两种。



4.7.2 随机存取存储器（RAM）

MOS型静态随机存取存储器（RAM）



地址译码器：根据输入的地址码来选择欲进行读/写的字选线。

存储矩阵：是由存储单元构成的存储体

读/写控制电路：用来决定对存储单元进行读出还是写入操作。



4.8 可编程逻辑器件 (PLD)

概述

4.8.1 可编程只读存储器 (PROM)

4.8.2 可编程阵列逻辑 (PAL)

4.8.3 通用阵列逻辑 (GAL)




概述

可编程逻辑器件 (Programmable Logic Device, 简称PLD) 是20世纪70年代发展起来的一种新型逻辑器件。一般来说, PLD器件是一种由用户配置的可完成某种逻辑功能的电路。大多数的PLD由一个与阵列和一个或阵列组成, 其最终的逻辑结构和功能由用户编程决定: 可以对其中的一个阵列编程; 也可以同时对两个阵列编程。



概述

可编程逻辑器件（PLD）的基本方框图




器件的输入送到与阵列完成与功能，并生成与项；与项又送至或阵列，在或阵列中对各个与项进行组合，从而产生器件的输出。

PLD包括PROM、PLA、PAL、GAL、PGA等，还包括CPLD和FPGA等。




4.8.1 可编程只读存储器 (PROM)

ROM的阵列表示




4.8.1 可编程只读存储器 (PROM)


输入缓冲门



与门的阵列表示



或门的阵列表示



ROM的与阵列是不可编程的，若或阵列即存储器内容由厂家根据用户的要求完全固定，不能编程，称为**固定ROM**。固定ROM在使用中不能再修改存储内容。




4.8.1 可编程只读存储器（PROM）

PROM：是一种可编程序的ROM，其或阵列是可编程的。

PROM在出厂时，存储单元全是1(或全是0)，使用时用户可根据需要，将某些单元改写成0(或1)。

二极管和熔断丝组成的 PROM存储单元：



出厂时，熔断丝都是通的，即存储单元全部存1。使用时，如需要使某些单元改写成0，则只要给这些单元通过足够大的电流，将熔断丝熔断即可。PROM的内容只能写一次。



4. 8. 1 可编程只读存储器（PROM）

EPROM: 可擦写的ROM，可以通过紫外线或X射线重新写入新的存储内容。

E²PROM: 电擦写的可编程只读存储器，它允许擦写上百甚至上万次，编程一次(先擦后写)大约只需20ms时间。



4.8.1 可编程只读存储器（PROM）

PROM的应用：由于PROM由一个与阵列和一个或阵列组成，因此利用PROM可以方便地实现组合逻辑函数。

[例4.8.1] 试用PROM实现逻辑函数 $F=AB+BC+AC$

[解] (1) 该逻辑函数有三个输入变量，一个输出变量，所以可选用3条地址线和1条数据输出线的PROM，即选用 8×1 字位的PROM。


(2) 为了使该函数所含的与项和与阵列的输出一致，可以运用逻辑代数将它变换为：

$$F = ABC + A\bar{B}\bar{C} + \bar{A}BC + \bar{A}\bar{B}C = W_7 + W_6 + W_5 + W_3$$



4.8.1 可编程只读存储器 (PROM)

(3) 然后对PROM的或阵列编程。内部固定连接用“.”表示，被编程部分的连接用“×”表示。画出实现该组合逻辑电路的阵列图。



4. 8. 2 可编程阵列逻辑（PAL）

PAL (Programmable Array Logic) : 也由与阵列和或阵列组成，但它的与阵列可编程而或阵列不可编程。因此在用PAL实现逻辑函数时，每个输出是若干个与项之和，而与项的数目是固定的。


在PAL产品中，一个输出的最多与项可达8个，而且有多种输出结构。



4.8.2 可编程阵列逻辑 (PAL)

具有反馈的寄存器输出结构的可编程阵列逻辑PAL16R8

(1) PAL16R8的引脚图




其中:

CLK为时钟, $I_1 \sim I_8$ 为8个输入端, $O_1 \sim O_8$ 为8个输出端, $\overline{OE}$ 为输出控制(使能)端, 当 $\overline{OE}=0$ 时, $O_1 \sim O_8$ 输出数据, 当 $\overline{OE}=1$ 时, $O_1 \sim O_8$ 为高阻态。

4.8.2 可编程阵列逻辑 (PAL)


具有反馈的寄存器输出结构的可编程阵列逻辑PAL16R8

(2) PAL16R8的
电路结构示意图



4.8.2 可编程阵列逻辑 (PAL)

[例4.8.2] 用PAL实现的两位二进制减法计数



解：两个D触发器的状态方程为：

$$Q_A^{n+1} = D_A = G_A = \overline{Q_A^n} S + Q_A^n \overline{S}$$

$$Q_B^{n+1} = D_B = G_B = \overline{Q_A^n} Q_B^n S + Q_A^n \overline{Q_B^n} S + Q_B^n \overline{S}$$

当S=1时 $Q_A^{n+1} = \overline{Q_A^n}$, $Q_B^{n+1} = \overline{Q_A^n} Q_B^n + Q_A^n \overline{Q_B^n}$

因为： $F_A = \overline{Q_A}$ $F_B = \overline{Q_B}$

$F_B F_A$ 的状态按

11→10→01→00→11的规律变化，这是一个两位二进制减法计数器。

当S=0时， $F_B F_A$ 的状态不变。



4. 8. 3 通用阵列逻辑（GAL）

通用阵列逻辑（Generic Array Logic, 简称GAL）是20世纪80年代发展起来的一种PLD产品，由于采用了E2CMOS制造工艺，能够电擦写，因而可重复编程。


GAL中与阵列是可编程的，而或阵列是固定的（不可编程），但它的每个输出都有一个输出宏单元，为逻辑设计提供了高度灵活性，每个宏单元可由用户编程进行组态，即输出完全由用户定义，因而利用软、硬开发工具，对GAL进行编程写入后，可方便地实现所需要的组合电路或时序电路。



4.8.3 通用阵列逻辑（GAL）

通用阵列逻辑GAL16V8

GAL16V8的引脚图




其中：引脚2~9（共8个）固定作为输入端，还可以将其他8个脚配置成输入模式，使输入端达到16个。引脚12~19（共8个）的功能由编程情况决定，GAL内部含有8个输出宏单元，可以由用户根据所设计的逻辑电路的需要，通过编程规定作为输出模式或输入模式。工作于输出模式既可以规定为寄存器输出（时序逻辑输出），也可以规定为组合输出。



4.8.3 通用阵列逻辑 (GAL)

[例4.8.3] 用GAL16V8构成图的可双向移位的6位寄存器



[解] 图 (a) 是可双向移位的6位寄存器的原理示意图；
图 (b) 是实现6位移位寄存器的一种配置图。



4.9 应用举例


4.9.1 9位数字密码锁电路

4.9.2 带数字显示的七路抢答器



4.9.1 9位数字密码锁电路


9位数字密码锁电路图



4.9.1 9位数字密码锁电路

(1) CC4017十进制计数器/0~9译码器

该集成电路将计数器和译码器制作在一起，其中 $Q_0 \sim Q_9$ 是译码器的10个输出端， R 是复位端（高电平时复位）， CLK 是时钟脉冲输入端， $\overline{EN}$ 是时钟允许端。若将 $\overline{EN}$ 接低电平，则计数器在时钟脉冲的上升沿计数，计数结果经译码器译码后输出。右图是 $Q_0 \sim Q_9$ 的输出波形。



4.9.1 9位数字密码锁电路

(2) 图示密码锁电路只要依次按动S3、S0、S2、S7、S0、S6、S2、S4、S9各个键(即开锁密码为：302706249)，输出端Q0的高电平就依次向Q1、Q2、Q3、...、Q9移动，最后用Q9输出的高电平去驱动开锁电路，完成开锁动作。改变Q0~Q9与S0~S9之间的接线，就可改变开锁的密码。


(3) 如果以CC4017的Q5作为输出端，Q6~Q9端不用，则为5位数的密码锁。同理，若分别以Q6~Q8作为输出端，则分别为6~8位的密码锁。

(4) 图中还设置了一个开关S_A，当S_A闭合时无法开锁，将S_A安装于隐蔽处，更增加保密性。



4.9.2 带数字显示的七路抢答器

带数字显示的七路抢答器电路图



4.9.2 带数字显示的七路抢答器

带数字显示的七路抢答器电路图的单元电路

(1) 与非门 G_1 和 G_2 组成基本RS触发器。

(2) 与非门 G_3 、 G_4 和 R_3 、 C_1 一起组成多谐振荡器用以产生方波信号。当与非门 G_3 的一个输入端A处于低电平时， G_3 的输出为高电平时， G_4 的输出为低电平，多谐振荡器停止振荡；当A端处于高电平时，多谐振荡器利用 C_1 的反复充放电过程，控制 G_3 门的开闭及 G_4 门的翻转，形成自激振荡，使 G_4 的输出端输出音频方波给扬声器。



4.9.2 带数字显示的七路抢答器

带数字显示的七路抢答器电路图的单元电路

(3) CT74LS175是上升沿触发的四D触发器，在电路中用于锁存数据。

(4) CT74LS248七段译码器和七段显示器组成了译码、显示电路。图中S1~S7是抢答按键，SR是复位键。

(5) CT74LS148是编码器，有8个输入，3个输出。



4.9.2 带数字显示的七路抢答器

带数字显示的七路抢答器电路图的工作原理

(1) 抢答之前先按一下复位键 $\overline{S}_R$ ，使基本 RS 触发器置0（即 G_1 输出为0），CT74LS248的 $\overline{BI}=0$ ，显示器七段全部熄灭。此时 $S_1 \sim S_7$ 全部断开，CT74LS148的输入 $D_1 \sim D_7$ 均为1（ D_0 没有用到，也为1），故 $G_S=1$ ， $E_0=0$ ，多谐振荡器停止振荡，扬声器不发出声音。



4.9.2 带数字显示的七路抢答器

带数字显示的七路抢答器电路图的工作原理

(2) 当 $S_1 \sim S_7$ 有一个闭合时, CT74LS148的 E_0 变为1, 多谐振荡器振荡, 扬声器发声; G_S 变为0, 基本RS触发器置1, CT74LS248的 $\overline{BI}$ 变为1, 此时译码器正常译码。与此同时, 当基本RS触发器由0变为1时, 这个正跳变作用至CT74LS175的 CP 端, 使四D触发器锁存数据。此时显示器显示抢答组的组号。

(3) 当主持人按下复位键, 使基本RS触发器复位, 电路重新进入初始状态, 抢答者才能继续进行。



本章结束 [返回目录](#)

第5章 集成运算放大器