




Yann DOUZE


Machine de Moore et Mealy



- Machine de Moore → les sorties ne dépendent que de l'état courant.
- Machine de Mealy → les sorties dépendent de l'état courant et des entrées.












Description VHDL : Machine de Mealy resynchronisé.

- 1 seul process synchrone qui permet en même temps de :
 - Déterminer la logique du prochain état en fonction de l'état courant
 - Déterminer l'état des sorties en fonction de l'état courant et des entrées





Codeur AMI (Alternate Mark Inversion) horloge (hor) etat0 plus=11 données plus (din) etati etat3 codeur moins tension **etat**2 moins=' 8



Code VHDL du codeur AMI when E1 =>if Din = '1' then architecture MAE of AMI is State <= E0; type StateType is (E0, E1, E2, E3); moins <= '0'; plus <= '1'; Signal State : StateType; E0 begin end if: Plus = '1' process(Clk, Reset) din = '0' when E2 =>if Din = '1' then din = '1' begin 0' = snioPState <= E0; if Reset = '1' then plus <= '1'; State <= E1; moins <= '0'; plus <= '0'; elsif Din = '0' then moins <= '0'; E3 State <= E1; E1 elsif Rising edge(Clk) then plus <= '0'; din = `1' Plus = '0'din Plus = '0'case State is moins <= '0'; Moins = 0Moins = 0when E0 =>if Din = '0' then end if; State <= E3; when E3 =>if Din = '1' then plus <= '0'; State <= E2; plus <= '0'; moins <= '1'; moins <= '0'; elsif Din = '1' then din = 0E2 State <= E2; din = `1' end if; Plus = '0'moins <= '1'; end case; plus <= '0'; Moins = 1end if; end process; 10 end architecture;

9

10