

C7 – Les Process synchrones

Yann DOUZE VHDL

1<u>3</u>7






Design Synchrone

Oscillateut 開版(标為點) | 文句器名がDALP-Appを没置。文字 イマがを Tribe | Tous les registres se font dans des bascules D flip-flops

avec une seule horloge externe.



・定义:时钟信号从一个上升沿(或下降沿)到下一个相同沿的时间间隔。

·作用:时钟周期决定了电路的工作频率,它必须足够长,以确保信号从寄存器传播并稳定在下一级寄存器之前。

2. Tsu: 设置时间 (Setup Time)

・定义: 时钟上升沿到来之后, 輸入数据仍然需要保持稳定的最小时间。

·作用:为了保证数据修修正确被采样并传送到下一级电路,必须满足此设置时间。如果输入数据整化太快而不满足这个时间约束,会导数采样错误。

・定义:时钟上升沿到来之前,編入数据需要在有效状态持续的最小时间,即数据需要在时钟沿前稳定并保持足够长时间

3. Th: 保持时间 (Hold Time)

•作用:保持时间是为了确保时钟采样后,输入数据不会立即变化,从而避免数据指误采样。因此,时钟沿之后数据也需要在此时间内保持稳定。

1. Tco: 时钟到输出延迟 (Clock to Output Delay)

• 定义:时钟沿到来后,从寄存器输出信号开始变化所需的时间

. Tpd: 传播延迟 (Propagation Delay)

意味看时钟周期必须足够长,能容纳寿存器的时种到输出延迟,组合逻辑传播延迟以及下一级寄存器的设置时间。否则,电路将无法正常工作。

$$F_{max} = \frac{1}{T_{co} + T_{su} + T_{pd}}$$

这个公式表示电路能运行的最大时钟频率,由时钟到输出延迟、设置时间和传播延迟共同决定。减少这些时间可以提高电路的工作频率

tco tpd

tco tpd

D2

O

Process synchrone

process(Reset,Clk)
begin
 if Reset = '1' then
 Q1 <= '0';
elsif RISING_EDGE(Clk) then
 Q1 <= D;
end if;
end process;</pre>


同步进程发生无边沿部发时刻 |
• Un process synchrone est exécuté à chaque front montant de l'horloge.

 Pour tester le front montant de l'horloge, on utilise la fonction rising_edge() qui est définit dans le package STD_LOGIC_1164, • RISING_EDGE est VRAI lorsque l'horloge passe de l'état '0' à l'état '1'.

 Utile pour décrire une bascule D flipflop (Dff),

Clock Enables

process (Clk, Reset)
begin
 if Reset = '1' then
 Q <= "00000000";
elsif RISING_EDGE(Clk) then
 if Enable = '1' then
 Q <= Q + 1;
end if;
end if;
end if;
end if;</pre>



Style de code légal utilisant 'EVENT

S'EVENT est vrai si est seulement si il y a un évènement sur S

```
process(Clk, rst)

Begin

if rst = '1' then = rsim_edge(CLk) in WHDL | 1913

Q <= '0';

elsif [Clk'EVENT and Clk = '1] then | Q <= D;

end if;

end process;
```

Actions Synchrones et Asynchrones

同步 SReset Reset Synchrone Load Synchrone Reset Asynchrone Data signal Count : unsigned(7 downto 0); Count <= UNSIGNED(Data); elsif RISING_EDGE(Clk) then Count <= "000000000"; if SReset = 1 ' then elsif Load = '1' then Count <= Count + 1; Count <= "000000000"; if AReset = 1 ' then process (Clk, AReset) end process;

Count

AReset

```
Std_logic_vector(7 downto 0));
                      Std_logic;
                                                                                                                signal(CNT;) unsigned( 7 downto 0);
                                                                                        architecture RTL of COUNTER8BIT is
                                                                                                                                                                                                                                                 elsif rising_edge(CLK) then
                                                                                                                                                                                                                                                                                                                                        Q <= std_logic_vector(CNT);
                                                                                                                                                                                                                         CNT <= "000000000";
                       port (CLK, RST : in
                                                                                                                                                                                                                                                                         CNT <= CNT + 1;
entity COUNTER8BIT is
                                                                                                                                                                                                    if RST = ^{1}' then
                                                                                                                                                           process (CLK, RST)
                                                                                                                                                                                                                                                                                                                                                                  end architecture;
                                                                                                                                                                                                                                                                                                                       end process;
                                                                 end entity;
                                                                                                                                                                                                                                                                                               end if;
                                                                                                                                                                                     begin
```

可用了電计数器。

8

Instanciation d'un composant générique

-- Utilise dans 1 architecture STRUCT d'un comparchitecture STRUCT of BLOK is signal Count 1: std_logic_vector (3 downto 0); signal Count 6: std-logic_vector (5 downto 0);

port map (CLK , RST, Count4);

-- association par nom

U2: entity work.COUNTER generic map $(N \Rightarrow 6)$ port map (CLK \Rightarrow CLK, RST \Rightarrow RST, $Q \Rightarrow$ Count6);
end architecture;


U1: entity work.COUNTER generic map(4)

-- association par position

Compteur génériques


```
Std_logic_vector(N-1 downto 0));
                                                                                                                                      signal CNT: unsigned(N-1 downto 0);
                                           Std_logic;
                                                                                                                                                                                                                                                                          elsif rising_edge(CLK) then
                                                                                                                 architecture RTL of COUNTER is
                                                                                                                                                                                                                                                  CNT <= (others => '0');
                                                                                                                                                                                                                                                                                                                                                                     Q <= std logic vector(CNT);
                        generic (N : integer:=8);
                                                                  : out
                                                                                                                                                                                                                                                                                                 CNT <= CNT + '1';
                                             port (CLK, RST: in
                                                                                                                                                                                                                             if RST = '1' then
                                                                                                                                                                                 process (CLK, RST)
entity COUNTER is
                                                                                                                                                                                                                                                                                                                                                                                            end architecture;
                                                                                                                                                                                                                                                                                                                                                  end process;
                                                                                        end entity;
                                                                                                                                                                                                                                                                                                                           end if;
                                                                                                                                                                                                           begin
```

Fonctionnement des outils de synthèse



11

Synthèse RTL



- La synthèse RTL n'ajoute, ne supprime ou ne bouge pas de registre.
- La synthèse RTL optimise uniquement la logique combinatoire.

12

UHDL生成場在器规则

Règles : Les registres à la synthèse

- directement à partir du code VHDL suivant certaine règle Les outils de synthèse RTL inférent les registres élémentaire :
- 1. Des registres sont inférés à la synthèse que dans les process
- synchrone. 1° 8角在同场母程中.
 Signaux: Tout les signaux assignés dans un process synchrone sont synthétisés par des registres。存足在 process 中旬代多贝斯值操作
 - Variables : les variables assignés dans un process synchrone peuvent être synthétisées soit par un fil, soit par un registre.
- Les variables sur lesquelles sont assignées une nouvelle valeur avant d'être lues sont synthétisées par un fil. (assigné avant d'être lu => fil)
- Les variables qui sont lues avant d'être assignées sont synthétisées par un registre. (**lu avant d'être assigné => registre**)


8. 度量在process中的澳后叫武值

13

Exercice 1

```
Combien de flip-flops?
                                                     signal reg: std_logic_vector(3 downto 0);
                                                                                                         reg(2 downto 0) <= reg(3 downto 1);
                           process(clk, rst) 每-佢嘅家
                                                                                                                     0 <= reg(0);
                                                                                                                                                end process;
                                           begin
```


Flip-flops




Exercice 2

```
Combien de bascule D
                        flip-flops?
                                                                               Flip-flops
Signal INPUT : std_logic_vector(7 downto 0)
Signal REG : std_logic;
process (clk,rst)
                                                                                                                                                                                                                  にに
                                                                                                                                                               - (t)I
                                                                                                                                             7(:)7
                                                                                                                       elsif RISING_EDGE(clk) then 140
                                                                                                                                        V := '1';
for I in 0 to 7 loop
V := V and INPUT(I);
                                                     variable V : STD_LOGIC;
                                                                                                                                                                                                         REG <= \dot{V}; \rightarrow 140 FF
                                                                                    if rst='1' then
                                                                                                      REG <= '0';
                                                                                                                                                                                           end loop;
                                                                                                                                                                                                                                                end process;
                                                                                                                                                                                                                              end if;
```











17






Comment faut il réécrire le code pour s'assurer qu'il n'y est qu'une seule bascule D?



Code : re-synchronisation des entrées

```
entity resynchro is
  port(
    clk, rst, Data: in std_logic;
    Qr: out std_logic);
  end entity;
  architecture RTL of resynchro is
    Signal Q1: std_logic;
  begin
    process (clk,rst)
  begin
    if (rst='1') then
        Q1 <= '0';
    elsif rising_edge(clk) then
        Q1 <= '0';
    elsif rising_edge(clk) then
        Q1 <= '01;
    end if;
  end process;
  end architecture;
</pre>
```

Solution: Resynchronisation



- Avantage : sûreté de fonctionnement
- Inconvénient : introduit du délai (pipeline)

Détection de fronts


- Les opérateurs de détection de fronts (Rising_edge(clk) et Clk'event and clk=\1) ne doivent être utilisé que pour tester le front d'une horloge (clk).
- Chaque fois que l'on fait un test de front, l'outil de synthèse comprend qu'il s'agit d'une horloge.
- Horloge = le signal le plus rapide du circuit. 时钟 = 电路中最快的污鬼。

22

21

20

Exercice: Détection des fronts d'un signal lent



Exemple d'utilisation : compteur d'évenements

Détection de front lent : code

```
Entity detect_fronts is
port(
    clk, rst, signal_lent : in std_logic;
    front_descendant : out std_logic;
    front_montant : out std_logic;
    front_montant : out std_logic;
    end entity;
    architecture RTL of detect_fronts is
    signal inst,inst1 : std_logic;
    begin
    PROCESS ( clk , rst)
    BEGIN
    if rst ='1' then
    inst <= '0'; inst1 <= '0';
    elsif rising_edge (clk) then
    inst <= inst1;
    end if;
    end process;
    front_montant <= inst1 and (not inst);
    front_descendant <= inst and (not inst1);
    end architecture;
}</pre>
```

25