



基本运算符

## C3 – Les opérateurs de base

---

Yann DOUZE  
VHDL

1



简单赋值 (信号)

## Affectation simple : <=

---

Exemples :

S <= E2 ;

S <= '0' ;

S <= '1' ;


(Pour les signaux de plusieurs bits on utilise les doubles côtes "..." ,

**BINAIRE**, exemple : **BUS** <= "1001" ; -- **BUS = 9 en décimal**

**HEXA**, exemple : **BUS** <= x"9" ; -- **BUS = 9 en hexa**

2

逻辑运算符



## Opérateurs logiques

---

NON	→	not
ET	→	and
NON ET	→	nand
OU	→	or
NON OU	→	nor
OU EXCLUSIF	→	xor

Exemple : *S1* <= (*E1 and E2*) or (*E3 nand E4*);

3



## Exercices

---

Faire les exercices 1 et 2.

4

# Opérateurs relationnels

- Ils permettent de modifier l'état d'un signal suivant le résultat d'un test ou d'une condition.

Egal	→ =
Non égal	→ /=
Inférieur	→ <
Inférieur ou égal	→ <=
Supérieur	→ >
Supérieur ou égal	→ >=

5

## ① Affectation conditionnelle


- Modifie l'état d'un signal suivant le résultat d'une condition logique entre un ou des signaux, valeurs, constantes.

```
SIGNAL <= expression when condition  
[else expression when condition]  
[else expression];
```

**Remarque :** l'instruction [**else** **expression**] permet de définir la valeur du **SIGNAL** par défaut.

默认

6




## Affectation conditionnelle (2)

Exemple N°1 :

-- S1 prend la valeur de E2 quand E1='1' sinon S1 prend la valeur '0'

**S1** <= **E2** when ( **E1** = '1' ) else '0';

Schéma correspondant : ET logique



Exemple N°2 :

-- Description comportementale d'un multiplexeur 2 vers 1

**Y** <= **A** when ( **SEL** = '0' ) else

**B** when ( **SEL** = '1' ) else '0';

数据选择器 => 行为描述  
多路复用器

7



(2)

选择赋值


## Affectation sélective

- Cette instruction permet d'affecter différentes valeurs à un signal, selon les valeurs prises par un signal dit de sélection.

```
with SIGNAL_DE_SELECTION select
  SIGNAL <= expression when valeur_de_selection,
  [expression when valeur_de_selection,
  [expression when others];
```

**Remarque:** l'instruction **[expression when others]** n'est pas obligatoire mais fortement conseillée, elle permet de définir la valeur du **SIGNAL** par défaut

8



## Affectation sélective (2)

Exemple : *Multiplexeur 2 vers 1*

with *SEL select*

$Y \leq A$  when '0',  
 $B$  when '1',  
~~'0' when others,~~

**Remarque:** Dans le cas du multiplexeur, *when others* est nécessaire car il faut toujours définir les autres cas du signal de sélection pour prendre en compte toutes les valeurs possibles de celui-ci.

with *SEL select*

$Y \leq A$  when '0',  
 $B$  when '1',  
'-' when others;

-- pour les autres cas de SEL, Y prendra une valeur quelconque


-- permet d'optimiser la <sup>synthèse</sup> ~~synthèse~~

9




## Exemple : <sup>7段解码器</sup> décodeur 7 segments (1)

7-Segments Decoder - BCD (0..9) only



<sup>表示每位一位</sup> Data


4



Segout

7

10



## Exemple : décodeur 7 segments (2)

```
Entity decod7Seg is
port (
    Data : in std_logic_vector(3 4bit 4bits downto 0); -- Expected within 0 .. 9
    Segout : out std_logic_vector(1 to 7) ); -- Segments A, B, C, D, E, F, G
end entity;

Architecture behavior of decod7seg is
begin
with Data select
    Segout <=
        "1111110" when x"0",
        "0110000" when x"1",
        "1101101" when x"2",
        "1111001" when x"3",
        "0110011" when x"4",
        ...
        "1111011" when x"9",
        "-----" when others;
End architecture;
```

11



## Exercice

- Faire l'exercice 3 en utilisant une affectation sélective ou conditionnelle.

12


# 内部信号 Signaux internes

- Syntaxe : **signal** *NOM\_DU\_SIGNAL* : type;
- Exemple : **signal** *I* : std\_logic;  
**signal** *BUS* : std\_logic\_vector (7 *downto* 0);

On peut décrire le schéma suivant de 2 manières différentes :

## ■ Sans signaux internes

```
architecture V1 of AOI is
Begin
    F <= not ((A and B) or (C and D));
end architecture V1;
```




13

# Signaux internes (2)

## • Avec des signaux internes

```
architecture V2 of AOI is
--zone de declaration des signaux
begin
--instructions concurrentes
    AB <= A and B;
    CD <= C and D;
    O <= AB or CD;
    F <= not O;
end V2;
```




## • Instructions concurrentes :

- L'ordre dans lequel sont écrites les instructions n'a aucune importance.
- Toutes les instructions sont évaluées et affectent les signaux de sortie en même temps.
- Différence majeure avec un langage informatique.


14

# 结构描述



## Description structurelle

- C'est une description de type <sup>层级的</sup>hiérarchique par liste de connexions (netlist). <sup>网表</sup>
- Une description est structurelle si elle comporte un ou plusieurs composants.
- Exemple :



15




## Description structurelle

- La <sup>步骤</sup>marc <sup>连续的</sup>à suivre :
  - Dessiner le schéma des composants à instancier. <sup>例化</sup>
  - Déclarer les listes de signaux internes nécessaires pour le câblage: <sup>连接</sup>SIGNAL...
  - Instancier chaque composant en indiquant sa liste de connexions: PORT MAP...


16



# 组件例化



## Instanciation de composant



17




## Déclaration des composants INV et AOI

```
entity INV is
    port ( A : in  STD_LOGIC;
           F : out STD_LOGIC);
end entity;
architecture V1 of INV is
    ...
end architecture;

entity AOI is
    port ( A,B,C,D : in  STD_LOGIC;
           F       : out STD_LOGIC);
end entity;
architecture V1 of AOI is
    ...
end architecture;
```

18



直接例化 (端口 → 端口)

## Instanciation Directe

```
entity MUX2 is
  port ( SEL, IP1, IP2 : in  STD_LOGIC;
        op              : out STD_LOGIC);
end entity;
architecture DIRECTE of MUX2 is
  signal SELB, N: STD_LOGIC;
begin
  G1: entity WORK.INV(V1) port map (A => SEL, F => SELB);
  G2: entity WORK.AOI(V1) port map (
    A => SELB, B => IP1,
    C => SEL, D => IP2,
    F => N);
  G3: entity WORK.INV(V1) port map (A => N, F => OP);
end architecture;
```

无例化  
相当于内部的连线  
在库中并不出现。  
反出现在结构中。  
⇒ 反出现在结构中。


19



## Association par nom ou par position

```
entity COMP
port( A: in  STD_LOGIC;
      B: out  STD_LOGIC;
      C: inout STD_LOGIC);
end entity;
```

```
Architecture V1 of COMP is
Signal X,Y,Z: STD_LOGIC;
begin
```



```
C1: entity work.COMP port map (A => X, B => Y, C => Z);
--association par nom
```

通过端口名连接

①


```
C1: entity work.COMP port map (X, Y, Z); --association par position
```

反出现在


②

通过位置连接

20



## Exercice à compléter



```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
```


```
entity ANDOR is
  port (
    A,B,C : in std_logic;
    F : out std_logic);
end entity;
```

```
Architecture dataflow of ANDOR is
Begin
  F <= (A and B) or C;
End architecture;
```

21



## Exercice à compléter



```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
```

```
entity LOGIC is
  port (
    J,K,L,M,N : in std_logic;
    P,Q : out std_logic);
end entity LOGIC;
Architecture STRUCT of LOGIC is
```

```
signal LOGIC : STD_LOGIC;
begin
  G1: entity WORK.ANDOR(A,B,C,F) port map (A => J, B => K, C => L, F => LOGIC);
  G2: entity WORK.ANDOR(A,B,C,F) port map (A => LOGIC, B => M, C => N, F => Q);
  P <= LOGIC;
End architecture;
```

22

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;

entity LOGIC is
    port (
        J,K,L,M,N : in std_logic;
        P,Q : out std_logic);
end entity ;
Architecture STRUCT of LOGIC is
    signal Si : std_logic;
Begin
    U1 : entity work.ANDOR port map (A=> J, B=>K, C=> L, F=> Si);
    U2 : entity work.ANDOR port map (A=> Si, B => M, C=>N, F =>Q);
    P <= Si;
End architecture;
```



# Exercices

---

- Faire les exercices 4 et 5.

