



从存储器到可编程逻辑器件

宗 汝

西安电子科技大学电子工程学院

本章主要内容

- 半导体存储器
 - 只读存储器
 - 随机存取存储器
 - 存储器容量的扩展
- 可编程逻辑器件
 - 现场可编程逻辑阵列 (FPLA)
 - 可编程阵列逻辑 (PAL)

*ROM (read-only memory) 的分类

- **掩模ROM**

工厂预先烧写好内容，不可更改。

- **PROM** (programmable ROM) 可编程ROM

用专门的编程器写入数据一次，一次性使用。

- **EPROM** (erasable programmable ROM) 可擦除可编程ROM

用编程器写入数据，可重复使用。擦除时用紫外线照射。


- **EEPROM** (**E²PROM**--electrically erasable programmable ROM) —电可擦除ROM

在芯片上有一专用电压端，当给它加上要求的电压后，就可写入新的数据，可重复使用。

只读存储器

● 1. 只读存储器 (ROM)

ROM的存储结构




存储容量=字×位

字= 2^n n -地址线数

存储器容量=32K×8

地址线数=15

二极管ROM的结构图



ROM的数据表

地址		数据			
	A_1 A_0	D_3	D_2	D_1	D_0
W_0	0 0	1	0	0	1
W_1	0 1	0	1	1	1
W_2	1 0	1	1	1	0
W_3	1 1	0	1	0	1

只读存储器 (ROM) 的与或阵列图

地址			数据			
	A_1	A_0	D_3	D_2	D_1	D_0
W_0	0	0	1	0	0	1
W_1	0	1	0	1	1	1
W_2	1	0	1	1	1	0
W_3	1	1	0	1	0	1

$$D_3 = W_0 + W_2$$


$$D_2 = W_1 + W_2 + W_3$$

$$D_1 = W_1 + W_2$$

$$D_0 = W_0 + W_1 + W_3$$


$$\begin{aligned} D_3 &= \overline{A_1}\overline{A_0} + A_1\overline{A_0} \\ D_2 &= \overline{A_1}A_0 + A_1\overline{A_0} + A_1A_0 \\ D_1 &= \overline{A_1}A_0 + A_1\overline{A_0} \\ D_0 &= \overline{A_1}\overline{A_0} + A_1\overline{A_0} + A_1A_0 \end{aligned}$$

ROM的阵列框图



随机存取存储器 (RAM)

- 静态随机存储器SRAM的基本结构




*动态随机存储器(DRAM)

- DRAM的存储矩阵由动态MOS存储单元组成。动态MOS存储单元利用MOS管的栅极电容来存储信息。
- 由于电容上的电荷会泄漏，为了避免存储信息的丢失，必须在一定的时间间隔（约2ms）给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”。
- DRAM内部要有刷新控制电路，其操作也比静态RAM复杂。由于DRAM存储单元的结构能做得非常简单。
- 主要特点是：电路简单，集成度高，功耗低，成本较低，适合作为内存储器的主体部分。


*3. 存储器容量的扩展

(1) 位 (数据位) 的扩展



*3. 存储器容量的扩展



(2) 字(地址数)的扩展




4 可编程逻辑器件

- 可编程逻辑器件 (PLD, Programmable Logic Device)就是一种ASIC, 它是厂家作为一种通用器件生产的半定制电路, 用户可以利用软、硬件开发工具对器件进行设计和编程, 使之实现所需要的逻辑功能。
- 可编程逻辑器件按集成度分有: 低密度可编程逻辑器件 (LDPLD)和高密度可编程逻辑器件 (HDPLD)两类。
- 低密度可编程逻辑器件的集成密度约为每片 700 个等效门以下, 它主要包括PROM、FPLA、PAL和GAL四种器件。
- 高密度可编程逻辑器件 (HDPLD)主要包括EPLD、CPLD和FPGA三种类型。

*低密度PLD的结构




*PROM结构





- 1970年制成的PROM是最早出现的PLD。
- PROM由全译码的与阵列和可编程的或阵列组成，由于其阵列规模大，速度低，因而它的基本用途是用作存储器，如软件固化、显示查寻等。

*FPLA (现场可编程逻辑阵列) 结构




- FPLA是20世纪70年代中期在PROM基础上发展起来的PLD，它的与阵列和或阵列均可编程，比PROM使用起来更加灵活。
- FPLA存在两个缺点：一是可编程的阵列为两个，编程较为复杂；二是支持FPLA的开发软件有一定的难度，因此它没有得到广泛的应用。

*PAL (可编程阵列逻辑) 和GAL (通用阵列逻辑) 结构




FPGA (现场可编程门阵列)

- FPGA采用了逻辑单元阵列 (Logic Cell Array, LCA)的概念, 内部包括可配置逻辑块(CLB-Configurable Logic Block)、输入/输出模块(Input Output Block,I/O)和互连资源(Interconnect Resource,IR)三个部分



*FPGA (现场可编程门阵列)

- 不同于传统逻辑电路和门阵列 (PAL,GAL及CPLD器件), 利用小型查找表 (如16×1的RAM) 来实现组合逻辑, 每个查找表连接到一个D触发器的输入端, 触发器再来驱动其它逻辑电路或驱动I/O, 由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本单元模块。FPGA



本章完!