


## C4-顺序指令


### Yann Douze VHDL



## 复习: D锁存器-电平触发




Entr	Entrées		Sorties		
C	D	Qn+1	Qn+1		
0	X	Qn	Qn		
1	0	0	1		
1	1	1	0		






## 复习: D触发器-边沿出发



Entrées		Sorties		
CK	D	Qn+1	Qn+1	
0	Х	Qn	Qn	
1	X	Qn	Qn	
1	X	Qn	Qn	
1	0	0	1	
1	1	1	0	



# process定义

- process是电路描述的一部分,其中指令依次执行:一个接一个。
- 它允许使用结构化编程的标准指令对信号进行操作,就像在微处理器系统中一样。

#### 语法:

[Nom\_du\_process:]process(Liste\_de\_sensibilité\_nom\_des\_signaux)
Begin

-- instructions du process
end process [Nom\_du\_process];



#### Process运行规则

- 当敏感列表中信号的状态发生变化时, 就会执行一个进程。
- 进程指令按顺序执行。
- 进程指令对信号状态的改变,在进程结束时才被执行。

在进程中,可以允许同一信号有多个驱动源(赋值源),即在同一进程中存在多个同名的信号被赋值,其结果只有最后的赋值语句被启动,并进行赋值操作。



- 进程有三种不同的方法:
- 1. 用结构化编程的指令描述组合电路:if, case等。
- 2. 用于描述具有一个或多个存储单元(DFF触发器)的 同步电路。
- 3. 描述不可综合的功能,如testbench或建模。



- 注意!
- if和case语句只存在,并且只能存在于 进程中。

## IF指令

```
语法:
if condition then instructions
[elsif condition then instructions]
[else instructions]
end if;
Exemple:
Process (A,B,E1,E2,E3)
Begin
   if A='1' then SORTIE <= E1;
   Elsif B = '1' then SORTIE <= E2;
   Else SORTIE <= E3;</pre>
   end if;
end process;
```



#### 语法:

```
CASE expression IS

WHEN choix => instructions;

[WHEN choix => instructions;]

[WHEN OTHERS => instructions;]

END CASE;
```

除非所列条件的取值能完整覆盖case语句 所有取值,否则other不应省略。 综合器会插入不必要的锁存器。

注意:与if语句一样,CASE语句只能在进程中使用。

# 示例

```
process (TEST, A, B)
begin
   case TEST is
   when "00" => F <= A and B;
   when "01" => F <= A or B;
   when "10" => F <= A xor B;
   when "11" => F <= A nand B;
   when others => F <= '0';
   end case;
end process;</pre>
```



## 组合进程


```
process (SEL, A, B, C)
begin
  if SEL = '1' then
    OP <= A and B;
  else
    OP <= C;
  end if;
end process;</pre>
```

- 敏感信号列表必须是完整的: 进程中读取的所有信号都必须 出现在敏感信号列表中。
- 在任何情况下都应输出赋值,以 避免综合出D锁存器。



## 不完全条件赋值

```
process (Enable, Data)
begin
  if Enable = '1' then
    Q <= Data;
end if;
end process;</pre>
```



- •不完全条件赋值生成的D锁存器(透明锁存器) ,这并不是所期待的设计。
- •有些FPGA没有D锁存器,因此会在组合逻辑上创建异步循环(这是要避免的!)

## 默认赋值\*\*

•为了避免锁定透明片,建议使用默认赋值。

```
Process (SELA, SELB, A, B)

begin

OP <= '0'; 

if SELA = '1' then

OP <= A; 

end if;

if SELB = '1' then

OP <= B; 

end if;


end process;

Assignement par défaut

Remplace l'événement par défaut

Remplace l'événement à nouveau
```





```
Entity SEVEN_SEG is
port(
  Data : in std_logic_vector(3 downto 0); --Expected within 0...9
Pol : in std_logic; -- '0' if active LOW
Segout: out std_logic_vector(1 to 7)); --Segments A,B,C,D,E,F,G end entity;
```

### 7段译码器组合架构



```
architecture COMB of SEVEN SEG is
    signal sevseg : std logic vector(1 to 7);
begin
Process (Data, Pol, sevseg)
Begin
    case(Data) is
            when x''0'' => sevseq <= "11111110";
            when x"1" => sevseg <= "0110000";
            when x"2" => sevseg <= "1101101";
            when x"3" => sevseq <= "1111001";
            when x"4" => sevseq <= "0110011";
            when x"5" => sevseq <= "1011011";
            when x"6" => sevseq <= "10111111";
            when x"7" => sevseq <= "1110000";
            when x"8" => sevseq <= "11111111";
            when x"9" => sevseq <= "1111011";
            when others => sevseg <= (others => '-');
    end case;
    if (Pol='1') then Segout
        <= sevseq;
    else
        Segout <= not(sevseg);</pre>
    end if;
End process;
End architecture;
```



■ 练习1:8选1数据选择器

# 同步进程

```
process(CLK)
begin
if RISING_EDGE(CLK) then
   Q1 <= D;
end if;
end process;</pre>
```


```
process(CLK)
begin
if FALLING_EDGE(CLK) then
    Q2 <= D;
end if;
end process;</pre>
```

- 同步进程是在时钟的每个上升沿执行。
- •要测试时钟的上升沿,请使用 std\_logic\_1164包中定义的rising\_edge ()函数。
- •当时钟从状态'0'变为状态'1'时, RISING EDGE为true。
- •用于描述 D触发器(DFF)的翻转。

如何添加异步重置?




## 异步复位



```
process(Reset,Clk)
begin
if Reset = '1' then
   Q1 <= '0';
elsif RISING_EDGE(Clk) then
   Q1 <= D;
end if;
end process;</pre>
```

•在时钟上升沿之前,检测异步复位。






## 同步复位

```
process(Clk)
begin
if RISING_EDGE(Clk) then
  if Reset = '1' then
  Q1 <= '0';
  else
   Q1 <= D;
  end if;
end if;
end process;</pre>
```

•在时钟上升沿之后,检测同步复位信号。




## 寄存器传输级(RTL)

同步数字电路的 抽象模型

在同步进程中,每个赋值,都创建一个触发器。

描述信号在硬件寄存器、存储器、组合逻辑与总线等逻辑单元之间流动。





### 同步进程的规则

- ■敏感信号列表应该包括时钟和复位信号,而不是其他的。
- ■在进程中赋值的所有信号都必须通过复位信号来初始化。
- ■要描述同步进程,请遵循以下结构:

```
process(clk,
rst) begin
if rst = `1' then
   -- valeur initiale
elsif rising_edge(clk) then
   --
instruction
s end if;
end process;
```



- ■注意,信号只有在进程结束时才被赋值。
- ■完成4级移位寄存器的代码,并绘制时序图?



## 移位寄存器

```
-- Registre à décalage
entity registre decalage is
port( Qin, rst, clk : in std logic;
       Oout
               : out std logic);
end entity;
architecture RTL of registre decalage is
    signal Q1,Q2,Q3 : std logic;
begin
process(Rst,Clk)
begin
if Rst = '1' then
    Oout <= '0'; 01<='0';02<='0';03<='0';</pre>
Elsif rising edge(clk) then
    Oout <= 03;
    03 <= Q2;
    02 <= 01;
    Q1 \ll Qin;
End if:
End process;
End architecture;
```

产生4个DFF。

## 错误的进程形式(1)?

```
process(Clock, Reset)

Begin

if Rising_edge(Reset) then

...

elsif Rising_edge(Clock) then

...

— 个进程中引入了

end if;

m个边沿检测语句。

end process;
```

```
process (Clock, Reset, Ena)
begin

if Reset = '1' then

-- Actions asynchrone

elsif Rising_edge(Clock) and Ena = '1' then

-- Actions synchrones

end if; 将用于产生寄存器的信号或变量的赋值语句放
在了一个ELSE条件分支上。相当于检测,如
果没有时钟信号时,则赋新值。

process(All_Inputs)
begin
```

-- Logique purement combinatoire

end process;

## 错误的进程形式(2)?

如果一个变量已在IF的边沿检测语句结构中作了

```
赋值操作,就不能在同一进程中再作读操作。
process (Clock, Reset)
begin
    if Reset = '1' then
         -- Actions asynchrone
    elsif Rising edge(Clock) then
         -- Actions synchrones
    end if:
         -- d'autres actions
```

```
process (Clock)
begin
     if Rising edge(Clock) then
           -- Actions synchrones
     end if:
end process;
```

end process;

```
IF NOT(clock'EVENT AND clock ='1') THEN ...
process (Clock, Reset)
begin
    if Reset = 10' then
         if Rising edge (Clock) then
              -- Actions synchrones
         end if;
    else
                                      在边沿检测语句之外,要特别
         -- Actions asynchrones
                                      意不要对已赋值的信号做证
    end if:
end process;
```

一种错误是将边沿表达式当成了操作数。

锁存器的引入是为了能使

种状态必须保持到下一次

序中由于变量具有局部特 中的变量都要被初始化。

量不可能引出锁存器。不

错误将输出赋值信号放在了进程内部,将导致综合后 的电路中多 了两个不必要的寄存器。 PROCESS (CLK) **BEGIN** IF ( CLK'EVENT AND CLK='1') THEN B <= C; A <= B: H <= I: 25 I <= J XOR K: END IF: **END PROCESS;** 



练习2: 串行OR或线性反馈移位寄存器LFSR



- 不可综合的进程用于:
  - 描述模型
  - 编写testbench
- 不可综合的进程没有敏感列表,这些是WAIT指令,可同步进程。
- 可以组合三种形式的WAIT
  - WAIT ON 事件; 示例: wait on A,B,C,D
    - 替换常见进程的敏感信号列表
  - WAIT FOR 时间; 示例: wait for 100 ns
    - 产生时间延迟
  - WAIT UNTIL 条件; 示例: wait until rst = '1'
    - 阻塞条件
  - WAIT;
    - 无限循环,类似C语言中的while (1)



## 不可综合进程示例

```
-- Génération d'un reset
STIMULUS: process
begin
  reset <= '1';
  wait for 50 NS;
  reset <= '0';
  wait;
end process STIMULUS;
```

```
-- Génération d'une horloge
ClockGenerator: process
begin
Clock <= '0';
wait for 5 NS;
Clock <= '1';
wait for 5 NS;
end process;
```

两个进程同时使用的。



## 循环指令

for PARAMETER in LOOP\_RANGE loop
...
end loop;

While CONDITION loop .在进程内部。 while 需要定义变量。 end loop;

```
boucle1: -- étiquette optionnelle
FOR i IN 0 TO 10 LOOP
   -- calcul des puissances de 2
   b := 2**i;
   WAIT FOR 10 ns; --toutes les 10 ns
END LOOP;
```

I := 0;
WHILE b < 1025 LOOP
 b := 2\*\*i;
 i := i+1;
 WAIT FOR 10 ns;
END LOOP;</pre>

FOR后的循环变量是一个临时变量,属LOOP语句的局部变量,不必事先定义。这个变量只能作为赋值源,不能被赋值。它由LOOP语句自动定义,使用时应当注意在LOOP语句范围内不要再使用其它与此循环变量同名的标识符。

循环次数范围规定LOOP 语 句中的顺序语句被执行的次数。循环变量从循环次数范围的初值开始,每执行完一次顺序语句后递增1,直至达到循环次数范围指定的最大值。




## 循环示例

```
ClockGenerator: process
begin
  while not Stop loop
    Clock <= '0';
    wait for 5 NS;
    Clock <= '1';
    wait for 5 NS;
  end loop;
  wait;
end process;</pre>
```

这里stop可能是自己定义的,




### testbench



## 验证=断言

- assert: 允许在屏幕上写入消息。
- 语法:
  - ASSERT condition REPORT message <SECURITY ...>
- 强制消息:
  - ASSERT FALSE REPORT "Toujours à l'écran " SEVERITY note;
  - REPORT "Toujours à l'écran " SEVERITY note;
- 顺序内容测试:
  - ASSERT s = '1' REPORT "la sortie vaut '0' et ce n'est pas normal " SEVERITY warning;
  - --提出一个警告
  - ASSERT s = '1' REPORT "la sortie vaut '0' et ce n'est pas normal " SEVERITY **failure**;
  - 一报告错误并停止执行 FAILURE 用在发生了致命错误,仿真过程必须立即停止的情况。







### testbench (1)

```
Entity design tb is
End entity;
Architecture bench of design tb is
   Signal Tclk : std logic := '0';
   Signal Trst : std logic;
   signal TA, TB, TOUT : std logic vector(3 downto 0);
    signal Done : boolean := False;
Begin
-- instanciation du composant à tester
UUT: entity work.design port map (
   A \Rightarrow TA, B \Rightarrow TB,
   OUT => TOUT,
    clk => Tclk, rst => Trst);
-- Génération d'une horloge
Tclk <= '0' when Done else not Tclk after 50 ns;
-- Génération d'un reset au début
Trst <= '1', '0' after 5 ns;
```



### testbench (2)

```
Stimuli: process
begin
   TA <= "0000";
   TB <= "0000";
   wait for 10 NS:
   TA <= "1111";
   wait for 10 NS;
   TB <= "1111";
   wait for 10 NS;
   TA <= "0101";
   TB <= "1010";
   wait;
end process;
```

```
Verification: process
begin
wait for 5 NS;
assert TOUT = "0000" report "erreur"
severity warning;
wait for 10 NS;
assert TOUT = "1111" report "erreur"
severity warning;
wait for 10 NS;
assert TOUT = "1111" report "erreur"
severity warning;
wait for 10 NS:
assert TOUT = "1010" report "erreur"
severity warning;
Done <= True;
wait;
end process;
End architecture:
```

# 4

## Testbench: 备选方案

```
Stimuli & verification: process
Begin
TA <= "00000";
TB <= "0000";
wait for 5 NS;
assert TOUT = "0000" report "erreur" severity warning;
wait for 5 NS:
TA <= "1111";
wait for 5 NS;
assert TOUT = "1111" report "erreur" severity warning;
wait for 5 NS:
TA \le "0101";
TB <= "1010";
wait for 5 NS;
assert TOUT = "1010" report "erreur" severity warning;
Done <= True;
wait:
end process;
End architecture;
```



■ 练习3: MinMax电路