


# 处理器架构

多周期处理器的微体系结构

# 单周期处理器的抽象视图



# What's wrong with our CPI=1 processor?

Arithmetic & Logical




Load



← Critical Path →

Store



Branch




Jump



- . 长周期时间
- . 所有指令所花费的时间与最慢的指令相同
- . 现实的存储器并不像我们理想的存储器  
——不能总是在一个（短）周期内完成工作


# 减少周期时间

- 切断组合逻辑相关的连接并添加寄存器
- 在两个快周期做重复性工作，而不是慢周期中完成同样的工作。




## 对CPI=1 的数据路径进行分区

- 在最小步长之间添加寄存器




# 周期时间的基本限制

- 下一个地址逻辑
  - $PC \leq \text{branch} ? PC + 1 \text{ or } PC + \text{offset}$
- 取指
  - $\text{InstructionReg} \leq \text{Mem}[PC]$
- 寄存器访问
  - $A \leq R[rn], B \leq R[rm]$
- ALU 操作
  - $\text{ALUout} \leq A + B$



## 多周期数据路径示例



- Critical Path ?

# 利用分步处理器设计技术

第 1 步:  $ISA \Rightarrow$  逻辑寄存器传输

第 2 步: 数据路径的组件

第 3 步:  $RTL + \text{组件} \Rightarrow$  数据路径

步骤 4: 数据路径 + 逻辑  $RT \Rightarrow$  物理  $RT$

逻辑  $RT$  使用  $ISA$  可见寄存器

物理  $RT$  也使用中间寄存器

第 5 步: 物理  $RT \Rightarrow$  控制




## Step 4: R-rtype (add, sub, . . .)

- Logical Register Transfer
- Physical Register Transfers

<u>inst</u>	<u>Logical Register Transfers</u>
ADD	$R[rd] \leftarrow R[rn] + R[rm]; PC \leftarrow PC + 1$

<u>inst</u>	<u>Physical Register Transfers</u>	
	IR $\leftarrow$ MEM[pc]	
ADD	A $\leftarrow$ R[rn]; B $\leftarrow$ R[rm]	
	S $\leftarrow$ A + B	
	R[rd] $\leftarrow$ S;	PC $\leftarrow$ PC + 1



## Step 4: Logical immediate

- Logical Register Transfer
- Physical Register Transfers

inst      Logical Register Transfers

ORI       $R[rd] \leftarrow R[rn] \text{ OR } ze(imm8); PC \leftarrow PC + 1$

inst      Physical Register Transfers


$IR \leftarrow MEM[pc]$

side effect

ORI       $A \leftarrow R[rn]; B \leftarrow R[rn]$

$S \leftarrow A \text{ or } ZeroExt(imm8)$

$R[rd] \leftarrow S; \quad PC \leftarrow PC + 1$



## Step 4 : Load


- Logical Register Transfer
- Physical Register Transfers

inst      Logical Register Transfers

**LDR**       $R[rd] \leftarrow MEM(R[rn] + sx(imm8));$

$PC \leftarrow PC + 1$

<u>inst</u>	<u>Physical Register Transfers</u>
	$IR \leftarrow MEM[pc]$
<b>LDR</b>	$A \leftarrow R[rn]; B \leftarrow R[rt]$
	$S \leftarrow A + SignEx(imm8)$
	$M \leftarrow MEM[S]$
	$R[rd] \leftarrow M; \quad PC \leftarrow PC + 1$



## Step 4 : Store


- Logical Register Transfer

inst                      Logical Register Transfers

STR                       $\text{MEM}(\text{R}[\text{rn}] + \text{sx}(\text{imm8}) \leftarrow \text{R}[\text{rd}];$   
 $\text{PC} \leftarrow \text{PC} + 1$

- Physical Register Transfers

<u>inst</u>	<u>Physical Register Transfers</u>
	$\text{IR} \leftarrow \text{MEM}[\text{pc}]$
STR	$\text{A} \leftarrow \text{R}[\text{rn}]; \text{B} \leftarrow \text{R}[\text{rd}]$
	$\text{S} \leftarrow \text{A} + \text{SignEx}(\text{imm8});$
	$\text{MEM}[\text{S}] \leftarrow \text{B} \quad \text{PC} \leftarrow \text{PC} + 1$



# Step 4 : Branch

- Logical Register Transfer

inst      Logical Register Transfers

BEQ      if  $R[rn] == R[rm]$

          then  $PC \leftarrow PC + sx(imm24)$

          else  $PC \leftarrow PC + 1$

- Physical Register Transfers

inst      Physical Register Transfers

          IR  $\leftarrow$  MEM[pc]

---

          A  $\leftarrow$  R[rn]; B  $\leftarrow$  R[rm]

BEQ|Eq    PC  $\leftarrow$  PC + 1


inst      Physical Register Transfers

          IR  $\leftarrow$  MEM[pc]


---

          A  $\leftarrow$  R[rn]; B  $\leftarrow$  R[rm]

BEQ|Eq    PC  $\leftarrow$  PC + sx(imm16)



# Multiple cycle datapath with control lines



# Step 4

## Control Specification for multicycle datapath

