

子类型(亚型)

C9 – Sous-Types (subtype)


⇒ décrire des mémoires.

描述存储器

Yann DOUZE
VHDL

数据类型

Les types de données en VHDL



自定义数据类型

程序包

Types de données et Packages


```
package MY_TYPES is
  type CODE is (A, B, C, D, E);
end package MY_TYPES;
```

Dans un fichier séparé

在单独的文件中

appeler 声明

```
use WORK.MY_TYPES.all;
entity FILTER is
  port(IP: in CODE;
        OP : out CODE);
end entity FILTER;
```



```
use WORK.MY_TYPES.all;
...
signal I, O : CODE;
...
U1: entity work.FILTER port map (IP => I, OP => O);
```

3

整数类型的子类型

Sous-types du type entier

库中已有的

```
type INTEGER is range -2**31+1 to 2**31-1;
subtype NATURAL is INTEGER range 0 to 2**31-1;
subtype POSITIVE is INTEGER range 1 to 2**31-1;
```

Définit dans le package STD.STANDARD

自定义的

```
subtype SHORT is INTEGER range -128 to +127;
subtype LONG is INTEGER range -2**15 to 2**15-1;
signal S: SHORT;
signal L: LONG;
```

用户定义
Sous-types définis par l'utilisateur

```
variable I: INTEGER range 0 to 255;
```

Sous-type anonyme

匿名子类型 (没提前自定义声明)

```
I := -1;
S <= L;
```

Ces assignments sont ils erronés?

编译时
S <= L; 编译时
l'exécution X
若 L 长度 < S, ✓

4

整数类型的综合

Synthèse des sous-types entier

```
subtype Byte is INTEGER range 0 to 255;  
signal B: Byte;
```

8 bits, non signé

```
subtype Int8 is INTEGER range -128 to +127;  
signal I: Int8;
```

8 bits, signé complément à 2

```
subtype Silly is INTEGER range 1000 to 1001;  
signal S: Silly;
```

10 bits, non signé

```
signal J: INTEGER;
```

32 bits, complément à 2, attention!

指明范围时 ⇒

补码

5

算术运算符

Opérateurs Arithmétique

指数 Exposant $A^B = A^{**}B$
取余 Reste après A/B
取模 A modulo B
取绝对值 Valeur absolue |A|

Différent 不同的

Pareil que l'assignement d'un signal

与信号赋值相同

| |
|-----|
| + |
| - |
| * |
| / |
| ** |
| rem |
| mod |
| abs |
| = |
| /= |
| < |
| <= |
| > |
| >= |

OK pour la synthèse 可以综合

Dépend de l'outil 取决于综合工具

Constants ou puissances de 2
Exemples: A/4 ou 2**N

Dépend de l'outil

OK pour la synthèse 可以综合

6

整数的表示 Représentation des valeurs entières

Nombres entiers

0 99 1e6 = 1E6 = 1000000 = 1_000_000
exposant
指数
_ ignore

Ecrire un STD_LOGIC_VECTOR en binaire, octal et hexadécimal

B"0000_1111" O"017" X"0F"
octal
八进制
VHDL 1993

7

数组子类型 Sous-types d'un tableau (array)

```
library IEEE;  
use IEEE.STD_LOGIC_1164.all;  
程序包  
package BusType is  
    subtype DataBus is STD_LOGIC_VECTOR(7 downto 0);  
end package Bustype;
```

自定义了一个类型的
数据类型

定义是可以统一修改数组大小.

默认=library work
研究上
解的库 自己的程序包

```
library IEEE;  
use IEEE.STD_LOGIC_1164.all;  
Use WORK.BusType.all;  
Entity CNTL is  
    port ( CLK : in STD_LOGIC;  
           D : in DataBus;  
           Sin : in STD_LOGIC_VECTOR(3 downto 0);  
           Q : out DataBus;  
           Sout : out STD_LOGIC_VECTOR(1 downto 0));  
End entity CNTL;
```

8

Les types tableaux (array)

索引类型是自然数，转换时用 unsigned 而不是 signed.

不受约束的数据类型
Type tableau non contraint

```
type STD_LOGIC_VECTOR is array (NATURAL range <>) of STD_LOGIC;
```

Type de l'index
索引类型

Type de l'élément
元素类型

```
subtype Byte is (STD_LOGIC_VECTOR(7 downto 0));
```

```
type RAM1Kx8 is array (0 to 1023) of Byte;
variable RAM: RAM1Kx8;
```

Type tableau contraint

受约束的数据类型

9

Modélisation des mémoires

存储器建模

```
entity DualPortRam is
    port ( Clock, Wr, Rd : in Std_logic;
           AddrWr, AddrRd : in Std_logic_vector(3 downto 0);
           DataWr : in Std_logic_vector(7 downto 0);
           DataRd : out Std_logic_vector(7 downto 0));
end entity;


architecture modele of DualPortRam is
    type RamType is array (0 to 15) of Std_logic_vector(7 downto 0);
    signal RAM : RamType;
begin
    process (Clock)
    begin
        if RISING_EDGE(Clock) then
            if Wr = '1' then
                Ram(To_integer(Unsigned(AddrWr))) <= DataWr;
            end if;
            if Rd = '1' then
                DataRd <= Ram(To_integer(Unsigned(AddrRd)));
            end if;
        end if;
    end process;
end architecture;
```

10



存储器例化

Instanciation de mémoire



event

属性特性

属性函数 → ----

Attribut 'RANGE

```
Signal A: STD_LOGIC_VECTOR(...);
```

```

process(A)
  variable V: STD_LOGIC;
begin
  V := '0';

  for I in 0 to 7 loop
    V := V xor A(I);
  end loop;

  for I in A'RANGE loop
    V := V xor A(I);
  end loop;
  ...
end process
  
```

Pas générique 不通用

Bien 可用

générique
Design Reuse

类型和数组属性 Attributs de type et tableau

```
signal A: STD_LOGIC_VECTOR(7 downto 0);  
subtype SHORT is INTEGER range 0 to 15;  
type MODE is (W, X, Y, Z);
```

- Attributs de tableau (à utiliser dès que possible)

```
A'LOW   = 0  
A'HIGH  = 7  
A'LEFT  = 7  
A'RIGHT = 0
```

```
A'RANGE = 7 downto 0  
A'REVERSE_RANGE = 0 to 7  
A'LENGHT = 8
```

- Attributs de type (à éviter en synthèse)

```
SHORT'LOW   = 0  
SHORT'HIGH  = 15  
SHORT'LEFT  = 0  
SHORT'RIGHT = 15
```

```
MODE'LOW   = W  
MODE'HIGH  = Z  
MODE'LEFT  = W  
MODE'RIGHT = Z
```

13

聚合 Agrégats

```
Type BCD6 is array (5 downto 0) of STD_LOGIC_VECTOR(3 downto 0);
```

```
(Variable V: BCD6 := ("1001", "1000", "0111", "0110", "0101", "0100");
```

```
V := ("1001", "1000", others => "0000");
```

```
V := (3 => "0110", 1 => "1001", others => "0000");
```

```
V := (others => "0000");
```

```
Variable A: STD_LOGIC_VECTOR(3 downto 0);
```

```
A := (others => '1');
```

14

模糊的类型 Types ambigus

难以判定数据类型

```
port (A,B: in STD_LOGIC);
```

```
process(A, B)
begin
  case A & B is
  when "00" => ...
```

concatenation 连接操作

ambiguous
模糊的

Illégal! 不合法
compilateur X

```
library IEEE;
use IEEE.NUMERIC_STD.all
```

```
variable N: INTEGER;
```

```
N := TO_INTEGER("1111");
```

ambiguous
模糊的

Illégal! 不合法

15

合格的表达式 Expressions de qualification

```
process(A, B)
  subtype T is STD_LOGIC_VECTOR(0 to 1);
begin
  case T'(A & B) is
  when "00" => ...
```

fusion 并

→ A & B 是 T 类型的数据

```
N := TO_INTEGER(UNSIGNED'("1111"));
```

N = 15

```
N := TO_INTEGER(SIGNED'("1111"));
```

N = -1

16