Controle VHDL du jeudi 21 févri	er 2019
0       0	← Codez votre numéro d'étudiant ci- contre.
Nom et prénom :	
	n stylo noir pour les bonnes réponses aux questions. peuvent présenter zéro, une ou plusieurs bonnes éponse. D.5 point.
	es signaux du circuit 9 (voir annexes) et des ex- permet de réaliser la conversion <u>INTEGER</u> ->
<ul> <li>□ V &lt;= STD_LOGIC_VECTOR(TO_S)</li> <li>□ V &lt;= TO_SIGNED(N,8);</li> <li>□ N &lt;= TO_SIGNED(V);</li> <li>□ V &lt;= TO_SIGNED(STD_LOGIC_V</li> </ul>	対象、引き与V化表す〉 ECTOR(N));
<ul> <li>□ V &lt;= STD_LOGIC_VECTOR(S);</li> <li>□ V &lt;= STD_LOGIC_VECTOR(TO_S)</li> <li>□ N &lt;= SIGNED(TO_INTEGER(V));</li> <li>□ N &lt;= TO_INTEGER(V);</li> <li>□ N &lt;= TO_INTEGER(SIGNED(V));</li> <li>□ S &lt;= TO_SIGNED(N,8);</li> </ul>	,
	(vitesse, low-power) sont meilleures que les FPGA?
X Vrai	i Faux
<b>Question 3</b> • Quels sont les langages qui description matérielle) ?	permettent de décrire un circuit logique (langages de
☐ JAVA	Assembleur VHDL Langage C

)				+1/2/59+	
Les ASIC (Full Custom)	sont reconfigurables	(programmable) ?	La réponse correcte est	« Faux ».	
Question 4 Le	es FPGA sont re	econfigurables (1	orogrammable)?		
		Faux	X Vrai		
Question 5 résolue de ce signa du std_logic en ar	al en fonction de	es valeurs des tr		el de la foncti la valeur résol	ion de résolution
Question 6 D fournis, choisissez	_	_	ux du circuit 9 (v iser la conversion l	,	_
\begin{aligned} \begin{aligned} \begin{aligned} \begin{aligned} V <= STD_1 \\ \begin{aligned} N <= TO_1 \\ \begin{aligned} \begin{aligned} S <= TO_5 \\ \begin{aligned} N <= SIGN \\ \begin{aligned} \begin{aligned} V <= STD_1 \\ \begin{aligned} \begin{aligned} \begin{aligned} \begin{aligned} V <= STD_1 \\ \begin{aligned} align	SIGNED(N,8); ED(TO_INTEC_ LOGIC_VECT SIGNED(STD_	TOR(S); NED(V)); GER(V)); TOR(TO_SIGN	ED(N,8));		
Question 7 ♣	Choisissez les sp	ecifications qui	caractérisent le cir	rcuit 3 (voir a	nnexes)
Multiplexeur Circuit comb	lip-Flop avec res	发生生存 第一 <u>约多</u> 位	Bascule D I Bascule D F Circuit sync	hrone his	reset asynchrone
Question 8 D	ans un process u	ıne variable pre	nd sa nouvelle vale	eur immédiate	ement?
		Faux	X Vrai		
Question 9 C résolue de ce signa du std_logic en ar	al en fonction de	es valeurs des 🙀		el de la foncti	ion de résolution
	<b>X</b> 'X'	'Z'	,v	V'	'1'
Question 10	Les ASIC sont p	lus adaptés pou	r de petite produc	tion?	
		Vrai	X Faux		
Question 11 Splus tard F change		e circuit 5 (voir	annexes), si A cha	ange d'etat, c	ombien de temps
$\square$ 4 ns	4 ns	5 ns	3	ns	2 ns

Question 12 sation ?	L'ensemble du langage	e VHDL peut être u	ıtilisé pour la simulat	ion ou la modéli
	X	Vrai 🗌 Fa	nux	
Question 13	Un FPGA peut compo	orter un ou plusieur	rs microprocesseurs?	
		Faux V	rai	
Question 14	Le langage VHDL est	un langage concurre	ent?	
		Faux V	<sup>7</sup> rai	
Question 15 & synthèse d'un cir	Quelles conditions d cuit combinatoire?	loit-on respecter po	our qu'un process en '	VHDL mène à la
X La liste de raître dans	sensibilité doit être con la liste de sensibilité.	aplète : tous les sign	naux lus dans le proce	ess doivent appa
	doivent prendre leurs		,	
<u> Les sorties</u>	a structure if resest = <u>doi</u> vent être assignés des de retour.		• •	
	nsibilité doit inclure le c	clock et le reset (si i	il existe) et rien d'aut	re. <b>X</b>
Question 16 \$\infty\$ synthèse d'un cir		oit-on respecter po	our qu'un process en '	VHDL mène à la
	doivent être assignés des de retour.	ans tout les cas afin	n d'éviter les bascule l	D Latch (verrou)
Les signaux	doivent prendre leurs	nouvelles valeurs qu	u'à la fin du proces <mark>s</mark> (	
Liste de ser	nsibilité doit inclure le c	clock et le reset (si i	il existe) et rien d'aut	re.
Respectez l	a structure if resest =	'1' then elsif risir	ng_edge(clk) then	
	sensibilité doit être con la liste de sensibilité.	nplète : tous les sign	naux lus dans le proce	ess doivent appa
	On considère un signa nal en fonction des vale annexe. Valeurs des dri	eurs des trois driver	rs. Rappel de la fonct	ion de résolution
'Z'	'L'	<b>X</b> '0'	'W'	'X'

Question 18 D'après la déclaration des signaux du circuit 9 (voir annexes) et des exemples fournis, choisissez l'instruction qui permet de réaliser la conversion SIGNED -> STD_LOGIC_VECTOR
$\square$ N <= SIGNED(TO_INTEGER(V));
$\square V <= TO_S CNED(N,8);$
$\square$ S $\leq$ TO_SIGNED(N,8);
$\square$ N <= TO_INTEGER(SIGNED(V));
$\square$ V <= STD_LOGIC_VECTOR(TO_SIGNED( $\stackrel{\bullet}{N}$ ));
$\square$ N <= TO_SIGNED(V);
V <= STD_LOGIC_VECTOR(S);
$\square$ N <= TO_INTEGER(V);
$\bigvee$ <= STD_LOGIC_VECTOR(TO_SIGNED(N,8));
Question 19 \( Question Choisissez l'instruction ou les instructions qui permettent de réaliser en une ligne de code l'architecture d'un démultiplexeur (ou décodeur) 1 vers 32 afin de compléter le code VHDL du circuit 8 (voir annexes). D étant l'entrée à démultiplexer, Y la sortie et SEL l'entrée de sélection. Rappel de la librairie Numeric_STD en annexes.
$\square$ D $\leq$ Y(to_integer(signed(SEL)));
$\square$ D $\leq$ Y(to_integer(SEL));
$\square V \leq SEL(D);$
Y(to_integer(unsigned(SEL))) <= D;
$\square$ D $\leq$ Y(to_integer(unsigned(SEL)));
$\square$ $V(to\_integer (SEL)) <= D;$
Question 20 Les ASIC (Full Custom) sont reconfigurables (programmable) ?
☐ Vrai      Faux
Question 21   Choisissez l'instruction ou les instructions qui permettent de réaliser un additionneur entre les entrées A, B et C sur la sortie SUM afin de compléter le code VHDL du circuit 6 (voir annexes). Rappel de la librairie Numeric_STD en annexe.
$\begin{tabular}{ll} \hline \end{tabular} SUM <= & std_logic_vector(std_logic_vector(A) + B + to_integer(C)); \\ \hline \end{tabular}$
$\mathbb{X}$ SUM <= std_logic_vector(A + B + signed(C));
$\square$ SUM $=$ A + B + C;
$\square$ SUM <= std_logic_vector(A + B + $\stackrel{\bullet}{C}$ );
$\mathbb{Z}$ SUM <= std_logic_vector(to_signed(to_integer(A) + B + to_integer(signed(C))),9));

Question 22 & Choisissez les specifications qu	ii caracterisent le circuit 4 (voir annexes)
☐ Bascule D Latch ☐ Bascule D Flip-Flop avec reset synchrone ☐ Circuit combinatoire ☐ Multiplexeur 2 vers 1 ☐ Circuit asynchrone	<ul> <li>Circuit séquentiel</li> <li>Registre à décalage</li> <li>Circuit synchrone</li> <li>Bascule D Flip-Flop avec reset asynchrone</li> </ul>
Question 23  L'ensemble du langage VHDl  numérique!    Comparing the com	L peut être utilisé pour la synthèse de circuit 56.  Urai
Question 24 Les ASIC sont plus flexible que	les FPGA ?
X Faux	☐ Vrai
Question 25 & Choisissez les specifications qu	ui caracterisent le circuit 1 (voir annexes)
Circuit combinatoire Registre à décalage Circuit séquentiel Circuit synchrone Circuit asynchrone	Bascule D Flip-Flop avec reset synchrone  Multiplexeur 2 vers 1  Bascule D Latch  Bascule D Flip-Flop avec reset asynchrone
<b>Question 26</b> D'après la déclaration des sign fournis, choisissez l'instruction qui permet de réa INTEGER	aux du circuit 9 (voir annexes) et des exemples liser la conversion STD_LOGIC_VECTOR ->
<ul><li>□ V &lt;= TO_SIGNED(N,8);</li><li>□ V &lt;= STD_LOGIC_VECTOR(TO_SIGN</li><li>□ N</li></ul>	NED(N,8));
$\square$ S <= TO_SIGNED(N,8);	
$\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ $	COR(N));
$\nearrow$ N $\swarrow$ = TO_INTEGER(SIGNED(V));	
$\square$ V <= STD_LOGIC_VECTOR(TO_SIGN	NED(N);
$\square$ N $\leftarrow$ TO_INTEGER (V);	
$\square$ V <= STD_LOGIC_VECTOR(S);	
Question 27 🌲 Choisissez les specifications qu	ui caracterisent le circuit 2 (voir annexes)
<ul> <li>☐ Circuit combinatoire</li> <li>☐ Bascule D Flip-Flop avec reset synchrone</li> <li>☐ Registre à décalage</li> <li>☒ Circuit séquentiel</li> <li>☐ Multiplexeur 2 vers 1</li> </ul>	<ul> <li>X Bascule D Latch</li> <li>X Circuit asynchrone</li> <li>✓ Circuit synchrone</li> <li>☐ Bascule D Flip-Flop avec reset asynchrone</li> </ul>

Question 28   Choisissez l'instruction ou les instructions qui permettent de réaliser en une ligne de code l'architecture d'un multiplexeur 64 vers 1 afin de compléter le code VHDL du circuit 7 (voir annexes). Y étant l'entrée à multiplexer, D la sortie et SEL l'entrée de sélection. Rappel de la librairie Numeric_STD en annexes.
$\square$ D/ $<=$ Y(to_integer(signed(SEL)));
$\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ $
$igsqcup \mathbf{D}_{\!$
$\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ $
$igsqcup Y( ext{to\_integer}( ext{SEL})) <=  ext{D};$
$\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ $
$oxed{\ }$ Y(SEL) $<=$ D;
Question 29 Dans un process un signal prend sa nouvelle valeur immédiatement ?
💢 Faux 🗌 Vrai
<b>Question 30</b> On considère un signal de type std_logic avec trois drivers. Donnez la valeur résolue de ce signal en fonction des valeurs des trois drivers. Rappel de la fonction de résolution du std_logic en annexe. Valeurs des drivers : 'Z','L','H'. Quelle est la valeur résolue ?
□ 'Z' □ 'X' □ 'L' □ 'H' ✓ \(\mathbb{X}\) 'W'