


C6 – Délais, Delta Délais et variables


Yann DOUZE

1



chronogramme de A,B et C?





- Les délais sont utilisés pour :

 - Modéliser les retards dû à la technologie
- Les délais sont ignorés à la synthèse.

步延在年至时被复整


产地 Génération d'une impulsion (1)

process begin reset <= '0';X reset <= '1' after 10 ns;X reset <= '0' after 20 ns; / wait; end process;

1.没有敏感信号列表(只用于仿真),只执行一遍; 2. process结束后完成一次赋值;

3. 多重赋值,只执行最后一次赋值语句。

Mauvaise syntaxe!



wait 经对对自己的地方。地方被给自己

3

Génération d'une impulsion (2)

Reset <= '0', '1' after 10 ns, **`**0' after 20 ns;


```
process
      begin
        reset <= '0';
以北京本地行wait for 10 ns;
        reset <= \1'
        wait for 10 ns;
        reset <= '0';
        wait;
      end process;
```


Bonne syntaxe!



Safet (temps de propagation dans les portes bajques)

Delta Délais





- En jargon VHDL, un délai delta = délai infinitésimal non nul
- Un signal prend sa nouvelle valeur après un délai delta.
- Une variable prend sa nouvelle valeur immédiatement.

5

Les Variables

- Les variables ne peuvent être déclarées et n'existent que dans un process. 美多文本人主教中文中。
- L'affectation d'une variable est immédiate: la valeur affectée à V à la première ligne peut directement être réutilisée à la deuxième. 生活的域域は発達的、第一行時度は少数度では第三行系統中。

```
process (A, B, C)

-- zone de déclaration d'une variable

variable V: STD_LOGIC;

begin 

LETT

A nand B;
```


V := V nor C;

end process;

变量只能声明,并且只存在于进程中。

■ 变量的赋值是立即的:在第一行赋值给v的值,可以在第二行直接重用。

如果V表示为信号,第一行赋值不起作用。执行第二行赋值。



Redessinez le schéma si on considère V comme un signal ?

```
signal V: STD_LOGIC;
process (A, B, C)
-- zone de déclaration d'une variable
  begin
  V <= A nand B;
  V <= I V nor C;
  F <= not V;
end process;</pre>
```



Redessinez le schéma si on considère V comme un signal ?

渐发的数 >> 美



Exemple: parité impaire

检验偶数。 初始P为1; 来一个1,设为0; 来第二个1,设为1;

```
Entity parite is
PORT (a : IN std_logic_vector(0 TO 3);
          : OUT std_logic );
END enttity;
architecture behaviour of parite is
begin
   process(a)
      variable parite : std_logic ;
   begin
      FOR i in 0 to 3 LOOP
          if a(i) = '1' then
             parite := not parite;
          end if;
      END LOOP;
      s <= parite; 建乳花点性内皮用 >> 对值经信号
   end process;
END architecture;
                                                    7
```

process (A), (S)
variable V: STD_LOGIC;
begin
v':= A;

\$! <= V;

\$! <= V;

\$! <= V;

end process;

变量立即赋值。

当在同一进程中,同一信号赋值 目标有多个赋值源时,信号赋值 目标获得的是最后一个赋值源的 赋值,其前面相同的赋值目标不 作任何变化。

本应Process结束赋值。 最终V=S,S再次被赋给自己。

立即赋值,使得之前V:=A无用。 process结束时,T被赋为V。

Supposer que S vaut '0', et A change de l'état '0'

à l'état '1'.



Questions

Qu'elle est la valeur de S à la fin du process, 1. avant le delta délai? 0

第一场执行

- Qu'elle est la valeur de V à la fin du process, avant le delta délai?
- Après l'exécution du process et après le delta délai, S et T prennent leurs nouvelles valeurs, que valent \$ et \$\mathbb{T}\$? ,在第一次执行之后(的那么执行)。
- Après la première exécution du process et après le delta délai, que se passe-t-il?

9

执行了的的

