

C1 - Introduction

Yann DOUZE VHDL

VHDL = LOGIC DESIGN

- Just Like Building a Circuit on Your Breadboard!!
- Also known as a "Hardware Description Language"


```
LIBRARY ieee;
      USE ieee.std logic 1164.all;
    ENTITY LabExCG4 IS
                  u, v, w, x, y : IN BIT;
10
                     : IN STD LOGIC VECTOR(2 DOWNTO 0);
11
                  m : OUT BIT);
12
      END LabExCG4;
13
    ■ ARCHITECTURE Behavior OF LabExCG4 IS
    BEGIN
    ■ PROCESS(s)
17
     BEGIN
18
          CASE s is
              WHEN "000" => m <= u;
19
20
              WHEN "001" => m <= v;
              WHEN "010" => m <= w;
22
              WHEN "100" => m <= y;
              WHEN OTHERS => m <= v;
          END CASE:
      END PROCESS:
      END Behavior;
```

(NOT Actual equivalent Circuit - For Concept Demo only)




Qu'est ce que le VHDL?

- VHDL: VHSIC Hardware Description Language
- VHSIC : Very High Speed Integrated Circuit
- VHDL : langage de description matérielle, décrit la structure et le comportement d'un circuit numérique.
- Langage standard de description de circuits ou de systèmes numériques en vue de:
 - Modélisation (simulation) des circuits ou systèmes
 - Synthèse (génération automatique) de circuit numérique.
 - Descriptions de programmes de test (banc de test)
 - Description de type hiérarchique (netlist)



Historique

- 1981 Lancé par le USA DoD (Department of Defense) pour résoudre la crise du cycle de vie du matériel.
- 1983-85 Développement de la base du langage par Intermetrics, IBM et TI.
- 1986 Toutes les droits transférées à l'IEEE (Institute of Electrical and Electronics Engineers)
- 1987 Publication des normes IEEE Standard 1076-1987
- 1994 Norme révisée VHDL-1076-1993 (Tout le nécessaire, utilisé par 90% des designer)
- 2002 VHDL Norme IEEE 1076-2002
- 2009 VHDL 2008 Norme IEEE 1076-2008



https://www.doulos.com/knowhow/vhdl designers guide/a brief history of vhdl



Autres langages proches


- Verilog est plus ancien. La syntaxe est proche de celle du langage C. Très utilisé aux USA et en Asie
- VHDL-AMS Langage de modélisation mixte numériqueanalogique IEEE.1076.1-1999. Il est entièrement compatible avec le VHDL. Utilisé uniquement pour la modélisation.
- System C
- System Verilog



Modélisation ou synthèse?

- Modélisation
 - Tout le langage. Logique + Temporel
 - Un modèle peut être comportemental, structurel ou de type data-flow.
- Synthèse
 - Le VHDL de synthèse est un sous-ensemble du VHDL généraliste
 - La synthèse demande une bonne connaissance du circuit et de la technologie.


La synthèse (1)



(EN = '1') then M on A; N on M and B; end if; Y2 on N or C; if (OE = '1') then Y1 on N;




La synthèse (2)






Avertissement pour la synthèse

- La synthèse est très sensible à la manière dont est écrit le VHDL.
- Pour la synthèse, il faut respecter certaines règles de codage.
- Un bon design ne peut venir que d'un bon code VHDL (l'outil ne synthèse ne fait pas des miracles)
- La synthèse ne peut pas remplacer l'expertise humaine.
- " Le VHDL de synthèse est un sous-ensemble du VHDL généraliste "





Les cibles matérielles spécialisés



ASIC : Application Specific Integrated Circuit


- Numérique, analogique ou mixte (télécommunication)
- Spécialisé pour une application
- Réalisation complexe (de la spécification haut niveau à la synthèse physique)
- Extrêmement performant : dédié+ réalisation parallèle + technologie de pointe
- Circuit = cahier des charges





Les différentes cibles matérielles





FPGA : Field Programmable Gate Array


CPLD : Complex Programmable Logic Device

PAL : Programmable Array Logic : Generic Array Logic = PAL GAL

SRAM : Static Random Acess Memory


ASIC Full Custom





ASIC : Application Specific Integrated Circuit

ASIC Full Custom





















ASIC Standard Cells






ASIC : Application Specific Integrated Circuit

ASIC Standard Cells






ASIC Gate Array



ASIC : Application Specific Integrated Circuit


ASIC Gate Array
















Circuit Configurable





FPGA


CPLD : Complex Programmable Logic Device

PAL : Programmable Array Logic

GAL : Generic Array Logic = PAL

SRAM : Static Random Acess Memory

Circuit Configurable

















FPGA: le concept!



Bird's-eye view of FPGA




FPGA internal architecture





Principaux Fabricants de FPGA


- AMD-Xilinx
- Intel-Altera
- Lattice Semiconductor
- Actel (microsemi)
- Cypress
- Atmel
- QuickLogic





FPGA Architecture


- Logic Fabric
 - Gates and flip-flops
- Embedded Blocks
 - Memory
 - DSP/Multipliers
 - Clock management (PLL)
 - High speed serial I/O
 - Soft/hard processors
- Programmable I/Os
- In-system programmable





Logic Fabric

- Logic Cell (AMD-Xilinx) / Logic Element (Intel-Altera)
 - Lookup table (LUT)
 - D Flip-Flop
 - Carry logic
 - Muxes
- Slice
 - Two Logic Cells/Element





Logic Cell (AMD-Xilinx)





fig. A Simplified CLB





ALM: Adaptative Logic Module (Intel-Altera)





Look-Up Table (LUTs)






Truth table

АВС	OUT	
0 0 0	0	
0 0 1	0	
0 1 0	0	
0 1 1	1	
100	0	
101	1	
110	1	
111	1	

Lookup Table (LUT)






Blocs Memory

Block RAM

- RAM or ROM
- True dual port
 - Separate read and write ports
- Independent port size
 - Data width translation
- Excellent for FIFOs






Multipliers, DSP Blocks

DSP: Digital Signal Processing

- Signed or unsigned
- Optional pipeline stage
- Cascadable




Gestion des horloges

Synthétiseur de fréquence :

Digital Clock Managers (DCM) or Phase Locked Loop (PLL)


- Clock de-skew
- Phase shifting
- Clock multiplication
- Clock division
- Frequency synthesis






Programmable I/Os

- Single ended
- Differential / LVDS
- Programmable I/O standards
 - Multiple I/O banks



	Standard	Output V _{CCO}	Input V _{REF}
F	LVTTL	3.3V	
	LVCMOS33	3.3V	
	LVCMOS25	2.5V	
	LVCMOS18	1.8V	
	LVCMOS15	1.5V	
	LVCMOS12	1.2V	
	PCI 32/64 bit 33MHz	3.3V	
ndec	SSTL2 Class I	2.5V	1.25V
Single ended	SSTL2 Class II	2.5V	1.25V
ing	SSTL18 Class I	1.8V	0.9V
65	HSTL Class I	1.5V	0.75V
	HSTL Class III	1.5V	0.9V
	HSTL18 Class I	1.8V	0.9V
	HSTL18 Class II	1.8V	0.9V
	HSTL18 Class III	1.8V	1.1V
	GTL	-	V8.0
	GTL+		1.0V
Differential	LVDS2.5	2.5V	
	Bus LVDS2.5	2.5V	
	Ultra LVDS2.5	2.5V	
	LVDS_ext2.5	2.5V	
	RSDS	2.5V	
	LDT2.5	2.5V	

Durée dans le cycle de conception



Les ASIC




AVANTAGES

- hautes intégrations
- hautes performances (vitesse, low-power)
- coûts faibles pour de gros volumes de prod
- personnalisation
- Sécurité industrielle

INCONVENIENTS

- prix du 1er exemplaire
- pas d'erreur possible
- non-flexible
- time-to-market élevé
- fabrication réservée aux spécialistes (fondeur)



Les FPGA






- Possibilité de prototypage
- time-to-market faible
- adaptabilité aux futurs évolutions grâce à la reconfiguration
- flexibilité

INCONVENIENTS


- intégration limité par les ressources de routage
- performances
- prix à l'unité élevé pour de grosses productions







- Toujours plus d'intégration (SoC)
- Les FPGA sont de plus en plus performant et de moins en moins cher donc de plus en plus utilisé.
- Les FPGA viennent lentement remplacer les circuits ASIC.
- Illustration ...





1990 : FPGA = Glue Logique

ASIC: Application Specific Integrated Circuit
 ASSP: Application Specific Standard Product

• FPGA: Field Programmable Gate Array

RAM: Random Acess MemoryROM: Read Only Memory






2000 : FPGA = une alternative aux ASIC




(augmentation de la capacité)





Depuis 2012 : FPGA + Cœurs de processeurs





Conclusion sur les cibles matérielles

Avantages

- Grandes performances : consommation de puissance et fréquence de fonctionnement
- Parallélisme, pipeline ...
- Possibilité de traitement temps réel
- Spécialisation du circuits à l'application
- Possibilité d'avoir des composants flexibles : FPGA
- Choix large de techno, boitier, gamme ...

Inconvénients

- Conception plus ou moins complexe et longue
- Les coûts de conception peuvent être élevés (ASIC et FPGA de taille importante)
- Nécessite des méthodes de conception rigoureuse.
- Demande une plus grande expertise



Différence entre un µC et un FPGA

Un μC:

 Exécute les instructions d'un programme de manière séquentielle.

Un FPGA:

- Description matérielle d'un système.
- Un FPGA peut comporter un ou plusieurs μC ou μP, on parle alors de SoC ou SoPC.



Qu'est ce qu'une IP?

- IP (Intellectual Propriety)
 - composant virtuel
 - Fonction décrit par un langage HDL
- Vendeur d'IPs :
 - ARM
 - www.design-reuse.com
- IPs open source :
 - www.opencores.org



VHDL WWW

- VHDL sur Internet
 - http://vhdl33.free.fr/
 - https://www.doulos.com/knowhow/vhdl_d esigners_guide/
 - http://www.opencores.org/
 - Composants RTL open source (IPs)
 - http://www.freemodelfoundry.com/
 - Composants behaviour (modélisation) pour la simulation.