

## C2 – Structure d'une description VHDL

Yann DOUZE  
VHDL

1



## Structure d'une description VHDL

- Une description **VHDL** est composée de 2 parties **indissociables** à savoir :
  - 实体 ■ **L'entité** (**ENTITY**), elle définit les entrées et sorties.
  - 结构体 ■ **L'architecture** (**ARCHITECTURE**), elle contient les instructions **VHDL** permettant de réaliser le fonctionnement attendu.
- Voir support de cours.

2

## Exemple ET Logique (AND)

```
entity PORTE_ET is
  port (A,B :in std_logic;
        Y1:out std_logic);
end entity;
```

```
architecture DESCRIPTION of PORTES is
begin
  Y1 <= A and B;
end architecture;
```

3

## Déclaration des bibliothèques

- Toute description **VHDL** utilisée pour la synthèse a besoin de bibliothèques.
- L'**IEEE** (Institut of **E**lectrical and **E**lectronics **E**ngineers) les a normalisées et plus particulièrement la bibliothèque **IEEE 1164**.
- Elles contiennent les définitions des types de signaux électroniques, des fonctions et sous programmes permettant de réaliser des opérations arithmétiques et logiques,...

```
Library ieee;
Use ieee.std_logic_1164.all;
Use ieee.numeric_std.all;
```

4

# Déclaration des bibliothèques

- Toute description **VHDL** utilisée pour la synthèse a besoin de bibliothèques.
- L'**IEEE** (Institut of **E**lectrical and **E**lectronics **E**ngineers) les a normalisées et plus particulièrement la bibliothèque **IEEE 1164**.
- Elles contiennent les définitions des types de signaux électroniques, des fonctions et sous programmes permettant de réaliser des opérations arithmétiques et logiques,...

```
Library ieee; (程序库)
Use ieee.std_logic_1164.all; (程序包)
Use ieee.numeric_std.all;
```

3

# Déclaration de l'entité

- **Syntaxe:**  
**entity** **NOM\_DE\_L\_ENTITE** **is**  
    **port** ( Description des signaux d'entrées /sorties ...);  
**end entity**;

- Exemple :

```
entity SEQUENCEMENT is
  port (
    CLOCK : in std_logic;
    RESET : in std_logic;
    Q : out std_logic_vector(1 downto 0)
  );
end entity;
```

端信号.  
仅输入、输出端口信号  
2. 不包括内部信号  
数据对象

最后一个端口后无分号.

- **Remarque** : Après la dernière définition de signal de l'instruction **port** il ne faut jamais mettre de point virgule.

4

输入/输出信号 1/0

# Déclaration des signaux E/S

- L'instruction **port** :

**Syntaxe:** **NOM\_DU\_SIGNAL** : <sup>方向</sup> **sens** **type**;

**Exemple:** **CLOCK** : **in** **std\_logic**;  
**BUS** : **out** **std\_logic\_vector** (7 **downto** 0);


- Le sens du signal :

**in** : pour un signal en entrée.

**out** : pour un signal en sortie.

**inout** : pour un signal en entrée sortie

**buffer** : pour un signal en sortie mais pouvant être lu (déconseillé).



5

数据类型

# Le Type

Le **TYPE** utilisé pour les signaux d'entrées / sorties est :

- le **std\_logic** pour un signal. <sup>variable</sup>
- le **std\_logic\_vector** pour un bus composé de plusieurs signaux. <sup>总线</sup>


Par exemple un bus bidirectionnel de 5 bits s'écrira : <sup>双向总线</sup>

**LATCH** : **inout std\_logic\_vector** (4 **downto** 0) ;

Où **LATCH(4)** correspond au **MSB** et **LATCH(0)** correspond au **LSB**.

Les valeurs que peuvent prendre un signal de type **std\_logic** sont :

- '0' ou 'L' : pour un niveau bas.
- '1' ou 'H' : pour un niveau haut.
- <sup>未知数</sup> 'X' ou 'W' : pour un niveau inconnu. <sup>unknown</sup>
- 'U' : pour non initialisé. <sup>初始化</sup> uninitialized
- 'Z' : pour état haute impédance. <sup>高阻抗</sup> Z
- '-' : Quelconque, c'est à dire n'importe quelle valeur. <sup>任意值</sup>



6

# Description de l'architecture

- L'architecture est relative à une entité. Elle décrit le corps du design, son comportement, elle établit à travers les instructions les relations entre les entrées et les sorties.

- Exemple :

-- Opérateurs logiques de base

```
entity PORTES is
  port (A,B :in std_logic;
        Y1,Y2,Y3,Y4,Y5,Y6,Y7:out std_logic);
end entity;
architecture DESCRIPTION of PORTES is
begin
  Y1 <= A and B;
  Y2 <= A or B;
  Y3 <= A xor B;
  Y4 <= not A;
  Y5 <= A nand B;
  Y6 <= A nor B;
  Y7 <= not(A xor B);
end architecture;
```

7

## VHDL : langage concurrent ?

```
architecture DESCRIPTION of DECOD is
Begin
```

-- instructions concurrentes

```
D0 <= (not(IN1) and not(IN0));    -- première instruction
D1 <= (not(IN1) and IN0);         -- deuxième instruction
```

```
end architecture;
```

- Entre le BEGIN et le END de l'architecture, on est dans un contexte d'instructions concurrentes.
- Instructions concurrentes :
  - L'ordre dans lequel sont écrites les instructions n'a aucune importance.
  - Toutes les instructions sont évaluées et affectent les signaux de sortie en même temps.
  - C'est la différence majeure avec un langage informatique.

L'architecture ci dessous est équivalente :

```
architecture DESCRIPTION of DECOD is
begin
  D1 <= (not(IN1) and IN0);    -- deuxième instruction
  D0 <= (not(IN1) AND not(IN0)); -- première instruction
end architecture;
```

8

## Exemple d'une description VHDL :

