

赛道四：存算设计 赛题一

团队
成员

日期

第一章 存储器件的工作原理及特性介绍

器件选型

非易失性存储，无需持续供电维持数据
与标准工艺兼容，易于三维集成
读写速度适中（ 级 ），适合存算一体场景
器件特性支持模拟矩阵运算

工作原理

基本结构

器件采用 金属 绝缘层 金属 三明治结构：

顶电极
绝缘层
底电极

阻变机制

施加正向电压
氧离子向底电极迁移
形成导电细丝
器件电阻降低
施加反向电压
导电细丝断裂
器件电阻升高

电学特性

参数	典型值	说明
导通电阻		可通过编程调节
导纳范围		对应
保持时间	年	非易失性
写入速度		时间
耐擦写次数		可靠性
功耗		低能耗

存算阵列实现原理

交叉开关阵列结构

存储权重值

矩阵 向量乘法实现

其中 为第 个 单元的电导，
为输入电压， 为输出电流。

将权重矩阵编码为 阵列的电导分布

输入向量通过 转换为模拟电压信号

各行电压施加，列端感知的电流求和即为矩阵乘法结果

将模拟电流转换为数字输出

仿真参数配置

本设计采用的阵列规格：

参数	数值
阵列规模	
电导范围	
位精度	
工作电压	
温度	

非理想因素分析

非线性特性

器件的 特性存在非线性，本设计采用三次多项式建模：

其中 为非线性因子，典型值为 。

噪声特性

噪声源	标准差	影响
热噪声		约

仿真结果

基于 交叉阵列的仿真结果：

指标	数值
最大输出电流	
最小输出电流	
平均功耗	
阵列效率	
信噪比	无噪声 线性模型

小结

器件以其非易失性、低功耗、与 兼容的特性，成为模拟存内计算的理想选择。其交叉开关阵列结构能够高效实现矩阵 向量乘法，为神经网络推理提供硬件基础。

仿真结果表明，在 阵列规模下，系统可实现约 的平均功耗和 的信噪比，非线性因素对精度有一定影响但可通过校准技术改善。

第二章 神经网络模型的介绍

模型选型

- 经典 架构，结构清晰、算子规整
- 层数适中 层 ，参数量约
- 预训练模型丰富，便于对比
- 算子类型覆盖卷积、池化、全连接，便于展示映射方案

网络结构概览

架构：

输出 类

各层详细规格

卷积层

层名称	输入通道	输出通道	卷积核	步长	参数量

全连接层

层名称	输入特征	输出特征	参数量
-----	------	------	-----

结构

减少通道

恢复通道

恒等映射或

残差连接

计算量分析

分布

层类型		占比

参数量分布

层类型	参数量	占比

适配

针对数据集图像类，调整如下：
去掉，保持卷积

小结

以其残差连接设计和适中的复杂度，成为存算一体映射的理想候选模型。其规整的卷积结构便于映射到存算阵列，是验证架构的良好基准网络。

第三章 存内计算阵列规格信息

阵列架构设计
阵列规格

参数	规格值	说明
阵列规模		行 列
单元类型		一晶体管一电阻
存储密度		含选择晶体管
电导范围		可编程范围
位精度		权重 输入精度

单元电路

结构： 作为选择管，控制 单元的读写访问

外围电路规格
数模转换器

参数	规格值
分辨率	
输入范围	
建立时间	

第四章 神经网络映射方案

映射策略概述

分层映射原则

卷积层映射 将卷积核展开为矩阵，利用时分复用

全连接层映射 直接映射权重矩阵到阵列

残差连接 数字电路实现加法

池化 数字电路实现

资源分配

资源	数量	用途
阵列		并行计算
		输入信号转换
		输出信号采样
数字加法器	若干	跨阵列累加

卷积层映射方案

方法

将滑动窗口展平为矩阵乘法：

变换

分块映射

由于单阵列容量限制，对大权重矩阵进行分块：

权重矩阵

水平分块 按

输出累加 数字域

全连接层映射方案
直接映射

权重矩阵

输入向量

输出向量

分块策略

对于 层 :

使用 个完整阵列
有效利用

残差连接处理
方案设计

数字域实现残差加法 :

数据通路

输入 存算阵列 数字加法器

旁路

池化 下一层

层级间信号通路
数据流设计

输入图像

模拟电压 电流

数字 数字处理

激活函数 池化处理

下一层输入
时序控制

阶段	时间	操作
输入稳定		建立
阵列计算		矩阵向量乘法
感敏放大		电流检测
转换		模数转换
数字处理		激活 池化

总计		每层延迟
----	--	------

通讯分配策略

阵列间通讯

- 行方向 输入广播到所有活动阵列
- 列方向 输出多路复用进
- 跨阵列 数字加法器完成全局累加

存储访问优化

数据类型	存储位置	访问模式
权重		原地计算
激活		行缓冲
累加器	数字寄存器	在线累加

映射结果统计

层级	权重形状	总权重数	所需阵列数	利用率

小结

本章提出了针对 的完整映射方案，包括卷积层的 变换、分块映射策略、残差连接的数字化处理，以及层级间的信号通路设计。通过合理分配模拟阵列资源和数字电路，实现了高效的网络映射。

第五章 性能及效率评估

计算性能评估

理论峰值性能

阵列规模

工作频率

单元利用率

实际性能

指标	数值	说明
推理延迟		完整前向推理
吞吐率		批处理
阵列利用率		平均
能效		理论峰值

延迟分析

组件	延迟
每阵列总延迟	
每层延迟	

瓶颈分析

瓶颈	影响程度	描述
阵列利用率	高	大量小阵列导致资源利用率低
转换速度	中	限制吞吐量
带宽	中	数据搬移成为瓶颈

能效评估
功耗分解

模块	功耗	占比
静态功耗		
动态功耗		
动态功耗		
数字逻辑		
总计		

能效比

架构	能效
本方案 存算一体	

权重原地计算，无数据搬移

模拟矩阵运算，并行度高

非易失性，静态功耗低

精度评估
噪声影响

噪声源	幅值	等效精度损失
热噪声		
量化噪声		
量化噪声		
非线性误差		
总计		

精度损失建模

分类精度

模型变体	精度	精度

存算一体		

综合评估指标

指标	数值	说明
		峰值吞吐量
		典型功耗
		芯片面积
能效		能量效率
面积效率		片上效率

小结

本章对存算一体系统的性能、能效、精度进行了全面评估。系统达到峰值吞吐和能效，相较传统数字加速器有显著优势。精度方面存在约 的损失，主要来自量化噪声和非线性误差，可通过校准技术进一步优化。

第六章 总结与讨论

设计总结

方案概览

本设计针对 神经网络，提出了基于 的模拟存内计算完整映射方案：

设计环节	关键决策
器件选型	阵列精度
网络选择	适配
映射策略	分块映射
外围电路	

主要成果

器件特性分析	详细分析了 的工作原理、阻变机制和存算阵列实现方式
阵列规格设计	确定了 阵列规模和外围电路规格
映射方案提出	实现了卷积层 全连接层的完整映射方案
性能评估完成	系统达到 吞吐 能效

优势分析

存算一体优势

优势	具体表现
能效提升	倍以上能效增益 数字加速器
延迟降低	减少数据搬移，缩短关键路径
面积优化	存储与计算融合，节省硅面积
扩展性好	阵列可堆叠，便于规模化

模拟计算优势

并行度高	阵列级并行矩阵运算
功耗低	模拟乘法无需频繁数据访问
可扩展	易于与先进制程集成

挑战与应对

主要挑战

挑战	描述	影响

非线性误差	特性非线性	计算精度下降
器件差异	工艺波动导致单元不一致	权重精度损失
阵列利用率	分块映射导致利用不均	资源浪费
精度	限制整体精度	量化误差

应对方案

非线性补偿

电路级 预充电补偿

算法级 数字校准

器件差异缓解

定期校准

冗余设计

差分结构

利用率优化

层间复用阵列

动态分块策略

未来展望

技术演进路线

短期 年 中期 年 长期 年

器件优化 系统集成 全链路协同

提升良率 堆叠集成 存算一体化

精度 阵列 边缘 芯片

应用场景

场景	需求	存算一体优势
边缘推理	低功耗	高能效
物联网	低成本	面积优化

移动端	实时性	低延迟
-----	-----	-----

结论

本设计完成了从器件选型到性能评估的完整存内计算方案，验证了存算一体架构在神经网络推理中的可行性。系统在高能效和低延迟方面展现出显著优势，同时面临精度和稳定性的挑战。

指标	数值	对比数字加速器
吞吐量		相当
能效		提升
精度损失		可接受
面积		更小

随着器件和电路技术的进步，存内计算有望在芯片领域发挥越来越重要的作用。

参考文献

书籍

黄庆时 魏少军 存算一体化芯片设计 北京 科学出版社

存储器件

掀 魏少军 刘雷波等 阻变存储器及其在存算一体中的应用 中国科学
信息科学

存算一体架构

神经网络映射

非理想效应与校准

报告编写说明

本报告引用的文献均为公开发表的学术论文和书籍，引用格式遵循《信息与文献 参考文献著录规则》。