

福州大学本科毕业设计（论文）开题报告

姓名	张驭龙	学号	032201115	专业	信息与计算科学（数理综合班）
毕业设计（论文）题目		面向亿门级 FPGA 电路的划分算法研究			
课题来源：导师指导的国家自然科学基金项目。 课题目的：设计并测验一个算法，实现输入一组超图数据文件（至少包含 .lib、.nets、.nodes、.scl 文件）以及划分指标后输出对应超图各个节点在 Xilinx VU13P(4-die) 的四个芯片上的满足指标的划分方案。 课题意义：完成将大量接口合理有效地布局在 Xilinx VU13P(4-die) 的四个芯片上的布线工作。 国内外研究现状与分析：国外该技术的基础研究以完备，且以拥有相关论文提出算法过程，奠定了划分算法的基础，并产出如参考文献[7]的集大成者。目前还在扩大划分的接口数，从而验证该算法对更多节点超图划分的适用性。国内对该算法的检验与发展也在持续推进。 研究内容：对课题目标进行分析，并得出满足课题目的的算法的伪代码，并在伪代码的基础上，使用 C++语言编写与调试算法，必要时以调试结果为参考优化 C++程序或算法伪代码。 进度安排及预期目标： 1.总体分析并规划时间段。分析完成课题所需步骤，并根据所得步骤安排接下来的课题研究。 2.数据文件数字化。设计数据结构，并完成对数据文件的读取与数据写入。 3.编写伪代码。再次详细分析课题，分析出能完成课题的算法，并用伪代码编写算法。 4.C++编程与测验。在伪代码的基础上用 C++实现算法的编程，并用准备好的数据集对程序进行测试，检验算法和程序的正确性。 5.优化程序或算法。根据测试结果进行相应的优化与调整，以期更好地完成课题。 课题准备： 1.获取实验数据集。 2.复习 C++语言有关文件读写、字符串操作等课题算法可能涉及的方面。 3.获取实验检测指标，即课题要求的划分指标。					

困难预期与解决措施:

- 1.如何数字化数据文件中的超图节点: 针对超图节点和芯片设计各自的数据结构。
- 2.算法运行环境配置: 参考相关文献配置测验环境。

参考文献:

- [1]田春生,陈雷,王源,等.面向 FPGA 的布局与布线技术研究综述[J].电子学报,2022,50(05):1243-1254.
- [2]黄宏赞,王子健,惠锋,等.一种多维约束感知的多裸片 FPGA 网表划分方法[J/OL].微电子学与计算机,1-6[2026-04-15].<https://link.cnki.net/urlid/61.1123.tn.20260319.1313.016>.
- [3] TRIMBERGER S M. Three ages of FPGAs: A retrospective on the first thirty years of FPGA technology[J]. Proceedings of the IEEE, 2015, 103(3): 318-331.
- [4] TRIMBERGER S M. Three ages of FPGAs: a retrospective on the first thirty years of FPGA technology: this paper reflects on how Moore's law has driven the design of FPGAs through three epochs: the age of invention, the age of expansion, and the age of accumulation[J]. IEEE Solid-State Circuits Magazine, 2018, 10(2): 16-29.
- [5] KHATKHATE A, LI C, AGNIHOTRI A R, et al. Recursive bisection based mixed block placement[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2005, 24(5): 748-761.
- [6] BUSTANY I, GASPRAYAN G, KAHNG A B, et al. An open-source constraints-driven general partitioning multi-tool for VLSI physical design [C] // IEEE/ACM International Conference on Computer-Aided Design (ICCAD). San Francisco, CA, USA. 2023: 1-9. DOI: 10.1109/ICCAD57390.2023.10323975.
- [7] ÇATALYÜREK Ü, DEVINE K, FARAJ M, et al. More recent advances in (hyper)graph partitioning [J]. ACM Computing Surveys, 2023, 55(12): 1-38. DOI: 10.1145/3571808.
- [8]路文军,刘红卫,曹欢欢.改进的宽度优先超图划分生成方法[J].哈尔滨师范大学自然科学学报,2025,41(03):5-10.
- [9]李本正.多 FPGA 系统结构感知的电路快速划分方法研究[D].西安电子科技大学,2023.DOI:10.27389/d.cnki.gxadu.2023.004275.
- [10]马永刚.图划分方法及其在分布式网络环境下的应用[D].大连理工大学,2012.
- [11]尚俊霖,张振宇,屈稳稳,等.面向分布式图计算的图划分技术综述[J].计算机研究与发展,2025,62(01):90-103.

- [12] 李金吉,张岩峰,巩树凤,等.流式处理的异步图处理框架[J].软件学报,2018,29(03):528-544.DOI:10.13328/j.cnki.jos.005441.
- [13] 李贺,刘延娜,袁航,等.动态图划分算法研究综述[J].软件学报,2023,34(02):539-564.DOI:10.13328/j.cnki.jos.006705.
- [14] Fischer E, Matsliah A, Shapira A. Approximate hypergraph partitioning and applications [J].SIAM Journal on Computing, 2020, 36(7):3155-3185.
- [15] Buluç A, Meyerhenke H, Safro I et al. Recent advances of graph partitioning[M]. Berlin: Springer International Publishing, 2016.
- [16] Demir E, Aykanat C, Cambazoglu B B. Clustering spatial networks for aggregate query processing: A hypergraph approach[J]. Information Systems, 2008, 33(1): 1-17.
- [17] Catalyurek U, Aykanat C. PaToH: Partitioning Tool for Hypergraphs (Manual)[CP/OL]. [2026-05-07]. <https://faculty.cc.gatech.edu/~umit/PaToH/manual.pdf>.
- [18] NIGHTINGALE A. Network-on-chip interconnect topologies explained[EB/OL]. (2023-08-03)[2026-05-07]. <https://www.ednasia.com/network-on-chip-interconnect-topologies-explained/>
- [19] IMANI M, ZOU Z W, BOSCH S, et al. Revisiting hyperdimensional learning for FPGA and low-power architectures[C]. 2021 IEEE International Symposium on High-Performance Computer Architecture(HPCA). South Korea: IEEE, 2021: 221-234.
- [20] ZHANG J X, YANG T, LI Q Z, et al. An FPGA-based neural network overlay for ADAS supporting multi-model and multi-mode[C]. 2021 IEEE International Symposium on Circuits and Systems(ISCAS). South Korea: IEEE, 2021: 1-5.
- [21] KAN H W, LI R G, SU D D, et al. Trusted edge cloud computing mechanism based on FPGA cluster[C]. 2020 IEEE 8th International Conference on Computer Science and Network Technology(ICCSNT). China: IEEE, 2020. 146-149.
- [22] 刘公绪,史凌峰,辛东金.基于FPGA的零误差大数阶乘算法的设计与实现[J].电子学报,2019,47(5):1180-1184.
- [23] 蹇强,张培勇,王雪洁.一种可配置的CNN协加速器的FPGA实现方法[J].电子学报,2019,47(7):1525-1531.
- [24] SADEGHI A, LIGHVAN M Z, PRINETTO P. Automatic and simultaneous floorplanning and placement in field-programmable gate arrays with dynamic partial reconfiguration based on genetic algorithm[J]. Canadian Journal of Electrical and Computer Engineering, 2020, 43(4): 224-234.

[25] HERATH K, PRAKASH A, JIANG G Y, et al. Ant Colony Optimization based module footprint selection and placement for lowering power in large FPGA designs[C]. 2018 International Conference on ReConFigurable Computing and FPGAs (ReConFig). Mexico: IEEE, 2018: 1-8.

[26] SARI A, PSARAKIS M. Scrubbing-aware placement for reliable FPGA systems[J]. IEEE Transactions on Emerging Topics in Computing, 2020, 8(3): 564-576.

[27] STEINBRUNN M, MOERKOTTE G, KEMPER A. Heuristic and randomized optimization for the join ordering problem[J]. The VLDB Journal, 1997, 6: 191-208.

[28] CARL S. VLSI Placement and Global Routing Using Simulated Annealing[M]. Boston, MA, USA: Springer Science & Business Media, 2012.


[29] GOPALAKRISHNAN P, LI X, PILEGGI L. Architecture-aware FPGA placement using metric embedding[C]. 2006 43rd ACM/IEEE Design Automation Conference. USA: IEEE, 2006: 460-465.

[30] LIN T H, BANERJEE P, CHANG Y W. An efficient and effective analytical place for FPGAs[C]. 2013 50th ACM/EDAC/IEEE Design Automation Conference (DAC). USA: IEEE, 2014: 1-6.

[31] KIM, M C, LEE D J, MARKOV I L. SimPL: an effective placement algorithm[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2012, 31(1): 50-60.

指导教师评语：

目的明确，进度安排合理，允许开展课题研究。

指导教师签字		签字时间	2026 年 4 月 29 日
--------	---	------	-----------------

注：开题报告用 A4 纸打印装订在毕业设计（论文）任务书后，学生可根据开题报告的长度加页。