

QuartusII 软件的使用及 FPGA 门电路的仿真

一、实验目的

- 1、了解 QuartusII 软件开发流程及 FPGA 硬件电路板
- 2、熟悉 Verilog HDL 编程语法及模块实例化方法
- 3、熟悉基本门电路的仿真程序编写方法
- 4、熟悉软硬件平台的连接与硬件电路调试方法

二、实验原理

本实验以与非门 74LS20 为例，详细介绍 QuartusII 软件开发流程及下载到 FPGA 硬件实验电路板的运行情况。74LS20 是二—四输入与非门，一个芯片内部包含 2 个 4 输入与非门，引脚图如图 1-1。与非门是一种应用很广泛的基本逻辑门电路，由与非门可以转换成任何形式的其他类型的逻辑门电路。




图 1-1 74LS20 芯片引脚图

下面详细介绍整个实验过程，要求学生按照实验指导书熟悉软件开发流程以及参照附录自主学习用户硬件使用手册。在此基础上举一反三，按指导教师要求完成实验任务。

1、创建工程

- 1) 双击 QuartusII 设计软件，打开软件以后，其主界面如图 1-2 所示，它主要分为工程列表区、任务栏区、编辑区、信息提示窗口区和 IP 列表区等 5 个区域；




图 1-2 QuartusII 软件主界面图

- 2) 直接点击编辑区的“New Project Wizard”或点击左上角的 File，在出来的子菜单中选择“New Project Wizard……”，将会出现图 1-3 的界面信息，点击“Next”




图 1-3 工程导入

- 3) 为新工程指定一个存放的路径、工程文件命名以及顶层文件名。本实验将工程命名为“two_4_gates”，然后点击“Next”，如图 1-4 所示。




图 1-4 工程命名

注意：工程名不能有中文和空格。

4) 选择工程的类型，此处选中“Empty project”，说明当前的工程是一个空的工程，需要我们进一步设计，然后点击“Next”，如图 1-5 所示。




图 1-5 工程命名

5) 选择硬件实验板卡类型、型号。板卡型号为：EP4CE6F17C8。如图 1-6 所示。




图 1-6 硬件实验板卡型号选择

- 6) EDA 仿真工具的设置，在 Simulation 一栏选择“ModelSim-Altra”，点击“Next”，如图 1-7 所示。




图 1-7 仿真工具的选择

- 7) 整个工程的信息，如图 1-8 所示，确认无误以后，点击“Finish”。




图 1-8 工程信息展示

2、添加或创建约束源文件

建好工程以后，就可以开始进行模块的设计了。如图所示，在 QuartusII 的主界面点击左上角的新建按钮，然后选择新建一个 Verilog HDL File 文件，然后点击“OK”。




图 1-9 新建设计源文件

注意：工程文件名和设计源文件模块名以及模块例化名要一致，否则综合设计的时候软件会报错。

74LS20 基本功能的 Verilog HDL 源程序代码如下（代码可以有很多种表达方式，这里只简单介绍其中的一种，本实验采用的代码为例进行讲解）。然后点击左上角的保存，将设计源文件保存到工程目录下：

➤ 设计源文件参考代码：

```
module two_4_gates(a,b,y);  
    input [3:0] a;  
    input [3:0] b;  
    output [1:0] y;    //定义输入输出端口  
    assign y[1]=~&a;  
    assign y[0]=~&b;    //功能描述  
endmodule
```




图 1-10 设计源文件代码

3、设计综合

选择菜单栏中 Processing→Start→Start Analysis & Synthesis 选项或直接点击工具栏中 Start Analysis & Synthesis 按钮，设计综合是否成功会在信息提示栏有显示，同时在左边任务栏会将设计综合进程是否完成用绿色对勾进行标识，如图 1-11 所示。




图 1-11 综合设计成功后的界面

完成分析综合后，可以选择 Tools→Netlist Viewers→RTL Viewer 查看电路，如图 1-12 所示。




图 1-12 RTL 电路图

4、仿真分析

1) 在编写仿真文件之前，要先对仿真工具 Modelsim 进行配置，方法如下：点击工程的 Tool->Option..选项会弹出设置窗口，选择 EDA tool options 选项，这里有第三方工具的链接地址，在 Modelsim Altera 项选择安装的目录，最终找到文件名为 win32aloem，然后点击“OK”。




图 1-13 仿真工具 Modelsim 进行配置

2) 在该工程下, 再新建一个 Verilog HDL 文件, 编写仿真文件代码, 并将仿真文件保存为 sim1.v。仿真设计源文件参考代码如下:

```
module sim1;
    reg [3:0]a=0;
    reg[3:0]b=0;
    wire[1:0]y;
    two_4_gates uut(a,b,y);
    always #100 a=a+1;
    always #100 b=b+1;
endmodule
```

3) 选择菜单栏 Assignments→Settings 或工具栏中 Settings 按钮, 进入设置界面, 选择菜单栏 Simulation 选项, 单选 Compile test bench, 点击 Test Benches, 界面如下图所示:




图 1-14 添加仿真设计源文件

4) 弹出添加仿真设计文件的对话框，然后单击“New”,出现下图所示的对话框，然后将之前编写好的仿真源文件“sim1”添加到“Compile test bench”，如下图所示。




图 1-15 查找仿真设计源文件

5) 选择菜单栏 Tools→Run Simulation Tool→RTL Simulation 选项或工具栏中 RTL Simulation 按钮，Quartus 软件会自动启动 Modelsim 软件，得到仿真时序波形图，如图 1-16 所示。




图 1-16 仿真时序波形图

5、添加引脚约束文件

在 project 打开的情况下，选择菜单栏中 Assignments→Pin planner 选项或工具栏中 Pin planner 图标，进入管脚分配界面，在“Location”这一栏输入对应的引脚编号。对照硬件平台用户使用手册将输入约束到拨码开关的引脚上，将输出约束到电平显示灯的引脚上，如图 1-17 所示。




图 1-17 引脚约束

关闭管脚分配窗口，选择菜单栏中 **Processing**→**Start Compilation** 选项或点击工具栏中 **Start Compilation** 按钮，开始编译整个工程，等待 Tasks 列表中所有选项完成，界面如图 1-18 所示。




图 1-18 编译完成

6、电脑安装 Atera USB-Blaster 驱动

使用 micro-usb 线将实验板连接至电脑 USB 接口，再打开电脑的设备管理器，如出现如图 1-19 的界面，则表明实验板的驱动已成功安装。如果有 USB 被打上黄色三角警告标志，标识设备驱动有问题，此时需要重新安装驱动。



图 1-19 驱动安装成功界面

重新安装驱动步骤：找到 quartus 安装后的目录，在\quartus\drivers 文件下搜索驱动程序，点击下一步完成驱动安装，如图 1-20 所示。



图 1-20 查找驱动存放路径

7、下载比特流文件到 FPGA 硬件实验电路板中

将硬件电路板与电脑连接好以后，双击 Program device 或者 Tools->Programmer，如图 1-21 所示，然后根据提示信息选择 Add File 添加工程输出文件（output_files）中后缀.sof 流文件。Sof 文件是直接配置 SRAM 的比特流文件，下载到器件后掉电不能保存。




图 1-21 下载到实验板卡上进行验证

三、实验设备

- 1、电脑一台；
- 2、FPGA 板卡一套；

四、实验内容与步骤

- 1、熟悉 QuartusII 软件开发流程以及下载到 FPGA 实验板卡的注意事项。

2、根据实验指导书的操作流程熟悉一遍，根据实验指导书所给的实例设计一个二输入与非门、二输入与门、二输入或门、二输入异或门，要求其所有的引脚都显示出来（不要用总线的方式来编写），然后下载到实验板卡上进行逻辑功能的验证，输入接逻辑电平开关，输出接电平指示灯，灯亮表示输出为高电平“1”，灯灭为低电平“0”，将实验结果记录到表 1-1 中。

表 1-1 真值表数据记录

电路名称	真 值 表		与非表达式
与非门	A	B	Y
	0	0	
	0	1	
	1	0	
	1	1	
与 门	A	B	Y
	0	0	
	0	1	
	1	0	
	1	1	
	A	B	Y

或 门	0 0 0 1 1 0 1 1		
异或门	A B	Y	

五、实验报告要求

- 1、按实验要求，完成基于 Verilog HDL 编程的逻辑功能设计。
- 2、验证功能设计，记录源程序代码、引脚约束、测量真值表及实验总结等。
- 3、对实验中发现的问题进行分析总结。