



重慶大學
CHONGQING UNIVERSITY

暑期实践课程 ——逻辑设计与FPGA基础

主讲：林婷

2026年6月





课程概况

Course Overview



1

课程概况



2

QuartusII软件安装



3

FPGA开发板硬件平台介绍



4

QuartusII软件开发流程



5

流水灯设计实现



重慶大學
CHONGQING UNIVERSITY

1. 课程概况

项目序号	主要内容	学时数安排	测试内容
1	QuartusII软件安装与硬件平台介绍	4	流水灯的设计与实现
2	基础实验设计与实现 1、基本组合逻辑电路设计与实现 2、时序逻辑电路的设计与实训	8	译码器、编码器、加法器、触发器、计数器
3	提高实验的设计与实现 1、抢答器及其控制电路 2、功能数字钟	12	抢答器、数字钟
4**	综合实验的设计与实现 1、PWM波形发生器设计与实现 2、电梯控制系统的设计与实现	综合验收	波形发生器、电梯控制器

➤ 考核方式



- ◆ **课程性质：独立授课-实践课**
- ◆ **平时成绩（20%）：点名、课堂验收；**
- ◆ **综合验收（40%）：综合验收实物工作效果展示、团队协作等；**
- ◆ **实验报告成绩（40%）：实验报告撰写、实验结果分析。**

综合成绩=平时成绩+综合验收+设计报告



重慶大學
CHONGQING UNIVERSITY

2. QuartusII软件的下载与安装

使用软件Quartus Prime 18.1 Lite Edition


首选——百度云下载链接：

<https://pan.baidu.com/s/1zou0UrfTHWTWaJprYW3s7Q>


提取码： ozry

其次——官网下载链接：

http://fpgasoftware.intel.com/18.1/?edition=lite&platform=windows&download_manager=dlm3




下载并解压完成以后，进入 Quartus-lite-18.1.0.625-windows文件夹，可以看到有如下图三个文件夹 /文件，打开components文件夹。




在components文件夹内有6个器件包和3个安装包，双击QuartusLiteSetup-18.1.0.625-windows.exe进入安装过程。


**切记：安装软件之前
请务必关闭360杀毒
等防火墙软件，否则
会导致安装不成功。**



安装软件路径进行选择，安装路径默认是安装在C盘，可以根据实际情况修改（建议只更改盘符，安装在D盘或E盘），点击Next。




- 选择安装组件，如下图，勾选对应的组件 **Cyclone IV**，点击Next 进入下一步。



- 进入Quartus 软件自动安装界面，大约需要半个小时的等待，软件会将Quartus 软件，Modelsim 软件和相应的元件支持全部安装。

- 安装完成以后会跳出如图所示界面，请务必保证勾选第一个**USB Blaster**选项，点击Finish将进入设备驱动程序安装向导，最后弹出Quartus软件最终完成的页面，点击“OK”完成软件的安装。






重慶大學
CHONGQING UNIVERSITY

3. 硬件平台介绍

CycloneIV FPGA系列采用了高级半导体工艺技术，为用户提供了全面功耗管理工具，因此将功耗降低了25%。

本实验平台选定的芯片型号为“**EP4CE6F17C8**”，其系统时钟为50MHz，有六个数码管，16个LED灯，8个拨码开关，8个DIP开关，8个按键开关，1个复位开关以及蜂鸣器等。



本实验平台有9个按键开关，其中1个是系统的复位键，其他8个是按键开关，它们都是按下是“低电平”，弹开是“高电平”。





表 1.1 按键开关引脚配置

信号名	FPGA 引脚号	说明
Key_In[0]	J14	KEY0
Key_In[1]	J16	KEY1
Key_In[2]	J15	KEY2
Key_In[3]	K16	KEY3
Key_In[4]	K15	KEY4
Key_In[5]	L15	KEY5
Key_In[6]	L16	KEY6
Key_In[7]	J13	KEY7

按键开关引脚配置

本实验平台有8个拨动开关，拨动开关在**Down**的位置（靠近开发板边缘）时向FPGA相应引脚输入低电平，开关在**UP**的位置（靠近按键开关）时，向FPGA相应引脚输入高电平。




拨码开关电路图

表 1.2 拨动开关引脚配置

信号名	FPGA 引脚号	说明
SW_In[0]	R16	SW0
SW_In[1]	P15	SW1
SW_In[2]	P16	SW2
SW_In[3]	N15	SW3
SW_In[4]	N16	SW4
SW_In[5]	M12	SW5
SW_In[6]	N14	SW6
SW_In[7]	N13	SW7

拨码开关引脚配置


硬件平台有6个数码管，都是**共阴极**的数码管。每个数码管都有片选和段选信号控制，七段数码管的每个引脚都和FPGA芯片相连，当FPGA输出**高电平**时，对应的字码段点亮，数码管的片选信号也和FPGA直接相连，当FPGA输出**低电平**时，对应的数码管选中。



**片选低电平有效，
段选高电平有效。**

数码管电路图

FPGA 开发板提供了 16 个直接由 FPGA 控制的 LED 灯 LED15-LED0，每一个 LED 灯都由 FPGA 芯片的一个引脚直接驱动，当 FPGA 输出高电平时 LED 灯点亮，反之则熄灭。




LED灯连接电路图

表 1.3 LED 引脚配置

信号名	FPGA 引脚号	说明
LED_Out[0]	A5	LED0
LED_Out[1]	B5	LED1
LED_Out[2]	A4	LED2
LED_Out[3]	B4	LED3
LED_Out[4]	A3	LED4
LED_Out[5]	B3	LED5
LED_Out[6]	A2	LED6
LED_Out[7]	C3	LED7
LED_Out[8]	D15	LED8
LED_Out[9]	D16	LED9
LED_Out[10]	F15	LED10
LED_Out[11]	F16	LED11
LED_Out[12]	G15	LED12
LED_Out[13]	G16	LED13
LED_Out[14]	L13	LED14
LED_Out[15]	L14	LED15

LED灯引脚配置

开发板上配有一个喇叭，经过功率放大电路后与 FPGA 的引脚相连，如下图所示。当 FPGA 芯片输出低电平时，蜂鸣器发声，通过改变高低电平翻转的频率可以调节蜂鸣器的发声频率。




蜂鸣器连接电路图

表 1.5 蜂鸣器引脚配置

信号名	FPGA 引脚号	说明
Buzzer_Out	L3	蜂鸣器

蜂鸣器引脚配置

开发板上包含一个生成 50MHz 频率时钟信号的晶体振荡器，如下图所示。该时钟信号直接与 FPGA 芯片引脚相连，用来驱动 FPGA 内部的用户逻辑电路。





晶体振荡连接电路图

表 1.6 时钟信号引脚配置

信号名	FPGA 引脚号	说明
CLK	E1	50 MHz clock input

时钟信号引脚配置


开发板上提供了一个40引脚的IO接口模块J7和两个24引脚的IO接口模块P1、P2。J7 模块中有36个引脚直接连接到FPGA芯片Cyclone IV EP4CE6F17C8，并提供 Vbus 和 3.3V 电压引脚和两个接地引脚，其中 Vbus 是由 USB 总线传送的 5V 电压；P1 模块中有 21 个引脚直接连接到 FPGA芯片，并提供 3.3V、Vbus 电压引脚和接地引脚；P2 结构与 P1 相同。






重慶大學
CHONGQING UNIVERSITY

4. QuartusII软件开发流程




- ◆ 编写“HDL代码”来描述电路功能
- ◆ EDA工具中进行“RTL综合”和“综合”
 - ◆ “RTL综合”将HDL代码转换为逻辑电路
 - ◆ “综合”这一步将经过“RTL综合”后的门电路映射为FPGA器件的物理结构
- ◆ “实现”这一步将对FPGA器件进行最终的布局布线
- ◆ 综合实现的结果将会被转换为可以最终运行在FPGA器件上的二级制烧录文件


➤ 双击软件，打开界面




➤ 新建工程



勾上之后将不再出现该对话框



- 每一个工程一定要新建一个文件夹，用来存放Quartus运行过程中产生的大量临时文件。文件名不能有中文和空格。



New Project Wizard

Directory, Name, Top-Level Entity

What is the working directory for this project?
D:\intelFPGA_lite\18.1\project

What is the name of this project?
and1


What is the name of the top-level design entity for this project? This name is case sensitive and must exactly match the entity name in the design.
and1

[Use Existing Project Settings...](#)

< Back Next > Finish Cancel Help

为新的工程指定存放路径

为新的工程命名，也不能出现中文和空格



New Project Wizard

Project Type

Select the type of project to create.

☒ Empty project
Create new project by specifying project files and libraries, target device family and device, and EDA tool settings.

☐ Project template
Create a project from an existing design template. You can choose from design templates installed with the Quartus Prime software, or download design templates from the [Design Store](#).

< Back Next > Finish Cancel Help

- 选择对应实验开发板的型号，包括芯片型号硬件平台本实验平台选定的芯片型号为“EP4CE6F17C8”。

New Project Wizard

Family, Device & Board Settings

Device Board

Select the family and device you want to target for compilation.
You can install additional device support with the Install Devices command on the Tools menu.

To determine the version of the Quartus Prime software in which your target device is supported, refer to the [Device Support List](#) webpage.

Device family

Family: Cyclone IV E

Device: All

Target device

☐ Auto device selected by the Fitter

☒ Specific device selected in 'Available devices' list

☐ Other: n/a

Show in 'Available devices' list

Package: Any

Pin count: Any

Core speed grade: Any

Name filter: EP4CE6F17C8

☒ Show advanced devices

Available devices:

Name	Core Voltage	LEs	Total I/Os	GPIOs	Memory Bits	Embedded multiplier 9-bit ele
EP4CE6F17C8	1.2V	6272	180	180	276480	30
EP4CE6F17C8I	1.0V	6272	180	180	276480	30

< Back Next > Finish Cancel Help

EDA仿真工具的选择：
ModelSim-Altera

New Project Wizard

EDA Tool Settings

Specify the other EDA tools used with the Quartus Prime software to develop your project.

EDA tools:

Tool Type	Tool Name	Format(s)	Run Tool Automatically
Design Entr...	<None>	<None>	☐ Run this tool automatically to synthesize the current design
Simulation	ModelSim-Alte	Verilog HDL	☐ Run gate-level simulation automatically after compilation
Board-Level	Timing	<None>	ModelSim-Altera
	Symbol	<None>	
	Signal Integrity	<None>	
	Boundary Scan	<None>	

< Back Next > Finish Cancel Help

➤ 工程信息汇总

New Project Wizard


Summary

When you click Finish, the project will be created with the following settings:

Project directory:	D:\intelFPGA_lite\18.1\project2
Project name:	and2
Top-level design entity:	and2
Number of files added:	0
Number of user libraries added:	0
Device assignments:	
Design template:	n/a
Family name:	Cyclone IV E
Device:	EP4CE6F17C8
Board:	n/a
EDA tools:	
Design entry/synthesis:	<None> (<None>)
Simulation:	ModelSim-Altera (Verilog HDL)
Timing analysis:	()
Operating conditions:	
VCCINT voltage:	1.2V
Junction temperature range:	0-85 °C

< Back Next > Finish Cancel Help

- 以一个与门电路为例，进行模块的Verilog设计。如图所示，在Quartus的主界面点击左上角的新建按钮，然后选择新建一个verilog 文件。



在新建好的文件中键入如下代码，保存为and1.v

and1.v文件

```
module and1(a,b,out);
```

```
input a;
```


```
input b; //定义输入输出
```

```
output out;
```


```
wire out;
```

```
assign out = a & b;
```


```
endmodule
```




选择菜单栏中Processing→Start→Start Analysis & Synthesis 选项或工具栏中Start Analysis & Synthesis按钮



完成分析综合后，若设计没有问题，综合Tasks 栏中Analysis & Synthesis 会变成绿色，同时左侧出现绿色对勾。可以选择Tools→Netlist Viewers→RTL Viewer 查看电路



在点击工程的Tool->Option..选项会弹出设置窗口，选择EDA tool option 选项，这里有第三方工具的链接地址，在Modelsim Altera 项选择安装的目录。当然工具选择要和EDA toolsetting 里选项一致（在Assignment->setting...下查看，新建工程时选择的EDA工具）。



➤ 在该工程再新建一个 verilog 文件，键入如下代码，保存为and1_tb.v。

```
module and1_tb();  
reg a;  
reg b;  
wire out ;
```

```
initial  
begin
```


```
    a=0;  
    b=0;
```

```
end
```

```
always #20 a= ~a;  
always #30 b= ~b;  
and1 u1(  
    .a(a),  
    .b(b),  
    .out(out)
```

```
);
```

```
endmodule
```



ite/18.1/project/and1 - and1


ssing Tools Window Help





```
1 module and1_tb();
2   reg a;
3   reg b;
4   wire out ;
5
6   initial
7   begin
8     a=0;
9     b=0;
10  end
11  always #20 a= ~a;
12  always #30 b= ~b;
13  and1 u1(
14    .a(a),
15    .b(b),
16    .out(out)
17  );
18 endmodule
19
```

这2处的文件名
与模块名需一致


选择菜单栏Assignments→Settings 或工具栏中Settings 按钮，进入设置界面。




在弹出的对话框中点击New，填写Test bench name，按照目录添加测试文件，如图标识顺序，最后点击OK 回到设计界面。




选择菜单栏Tools→Run Simulation Tool→RTL Simulation 选项或工具栏中RTL Simulation按钮，Quartus 软件会自动启动Modelsim 软件。




时序仿真波形图




在project打开的情况下，选择菜单栏中Assignments→Pin planner 选项或工具栏中Pin planner 图标，进入管脚分配界面。



a 开关 R16
b 开关 P15
y LED B5



关闭管脚分配窗口，选择菜单栏中Processing→Start Compilation 选项或点击工具栏中Start Compilation 按钮，开始编译整个工程，等待Tasks 列表中所有选项完成，如下图



编译

使用micro-usb 线将实验板连接至电脑USB 接口，再打开电脑的设备管理器，如出现下面界面表明实验板的驱动已成功安装




1、如打开电脑的设备管理器，如下图所示，有USB 被打上黄色三角警告标志，标识设备驱动有问题


2、右键，选择**更新驱动程序**。在弹出的窗口选择浏览我的计算机。找到quartus 安装后的目录，在\quartus\drivers 文件下搜索驱动程序，点击下一步完成驱动安装。



双击Program device或者Tools->Programmer, 此时实验板连接到电脑USB



点击Hardware Setup可以设置USB blaster



The screenshot displays the Altera Programmer software interface. The main window shows a table of files and a hardware diagram. A red box highlights the 'Hardware Setup...' button in the top-left corner. A 'Hardware Setup' dialog box is open, showing the 'JTAG Settings' tab. The 'Currently selected hardware' dropdown is set to 'USB-Blaster [USB-0]'. The 'Available hardware items' list shows 'USB-Blaster' with 'Server' set to 'Local' and 'Port' set to 'USB-0'. A red arrow points to the 'USB-Blaster [USB-0]' item in the list. The 'Add Hardware...' button is visible next to the list.

File Edit View Processing Tools Window Help

Search altera.com

Hardware Setup... USB-Blaster [USB-0] Mode: JTAG Progress:

☐ Enable real-time ISP to allow background programming when available

File	Device	Checksum	Usercode	Program/Configure	Verify	Blank-Check	Examine	Security Bit	Erase	ISP
output_files/and2.sof	10M08SAM153	000842A3	000842A3	☒	☐	☐	☐	☐	☐	CLAMP

Start Stop Auto Detect Delete Add File... Change File Save File Add Device Up Down

TDI TDO

10M08SAM153

Hardware Setup

Hardware Settings JTAG Settings

Select a programming hardware setup to use when programming devices. This programming hardware setup applies only to the current programmer window.

Currently selected hardware: USB-Blaster [USB-0]


Available hardware items:

Hardware	Server	Port
USB-Blaster	Local	USB-0



Add Hardware... Remove Hardware

Close

选择Add File 添加工程输出文件（output_files）中后缀.sof 流文件。Sof 文件是直接配置SRAM 的比特流文件，下载到器件后掉电不能保存。



点击Start 按钮进行板卡验证，待进度条显示加载成功后，在实验板上拨动SW0、SW1，观察LED1的变化情况。



- 1、16个LED灯从左到右循环点亮；**
- 2、利用外部开关控制流水灯的运行模式；**