



重慶大學
CHONGQING UNIVERSITY

时序逻辑电路的设计与分析

主讲：林婷

2026年7月



课程概况

Course Overview



1

触发器的Verilog HDL设计



2

加法计数器的设计与实现



3



课堂习题



重庆大学
CHONGQING UNIVERSITY

1. 触发器的Verilog HDL设计

一个逻辑电路是由许多逻辑门和开关组成的，因此用基本逻辑门的模型来描述逻辑电路结构是最直观的。



D触发器顶层文件BSF图

带异步置位和清零端的正边沿触发的 D 触发器的电路结构图


(1) **CLK**: 50MHz 的时钟信号输入。用 CLK 的上升沿作为 D 触发器的触发信号。

(2) **Setn**: 置位输入信号。当 Setn 为低电平时输出 Q 恒为 1。

(3) **Clrn**: 清零输入信号。当 Setn 为高电平且 Clrn 为低电平时输出 Q 恒为 0。对输出 Q 来说, Setn 信号的优先级高于 Clrn 信号。

(4) **SW_In**: 拨动开关输入, 共有一位总线。SW_In 直接连接 “D 触发器” 的输入 “D”, 用于模拟输入信号。

(5) **LED_Out**: 输出到 LED 灯, 共有一位总线。LED_Out 直接连接 “D 触发器” 的输出 “Q”。



D 触发器的模块功能图

```

5      input wire CLK;
6      input wire Setn;
7      input wire Clrn;
8      input wire D;
9      output wire Q;
10
11     nand U1 ( f1, Setn, f4, f2 ),
12           U2 ( f2, f1, f5, Clrn ),
13           U3 ( f3, Setn, f6, f4 ),
14           U4 ( f4, f3, CLK, Clrn ),
15           U5 ( f5, f4, Setn, CLK, f6 ),
16           U6 ( f6, f5, D, Clrn );
17
18     assign Q = f1;
  
```


D 触发器的核心代码

输出在时钟信号某个特定时刻随输入改变的器件称为**触发器**。

置位	清零	输入		输出
<i>Setn</i>	<i>Clrn</i>	<i>CLK</i>	<i>D_i</i>	<i>Q_i</i>
0	X	X	X	1
1	0	X	X	0
1	1	↑	0	0
1	1	↑	1	1

8D触发器真值表

$$Q_i = D_i \cdot Setn \cdot Clrn + \overline{Setn} \quad (0 \leq i \leq 7, i \in N)$$



8D触发器功能模块图

```


5  input wire CLK;
6  input wire Setn;
7  input wire Clrn;
8  input wire [7:0]D;
9  output reg [7:0]Q;
10
11  always @(posedge CLK or negedge Setn or negedge Clrn)
12  begin
13      Q[0] <= ( D[0] & Setn & Clrn ) | ~Setn;
14      Q[1] <= ( D[1] & Setn & Clrn ) | ~Setn;
15      Q[2] <= ( D[2] & Setn & Clrn ) | ~Setn;
16      Q[3] <= ( D[3] & Setn & Clrn ) | ~Setn;
17      Q[4] <= ( D[4] & Setn & Clrn ) | ~Setn;
18      Q[5] <= ( D[5] & Setn & Clrn ) | ~Setn;
19      Q[6] <= ( D[6] & Setn & Clrn ) | ~Setn;
20      Q[7] <= ( D[7] & Setn & Clrn ) | ~Setn;
21  end

```

验设计实现一个带置位和清零端的正边沿触发的JK 触发器。包含时钟信号 CLK1，置位端 Setn，清零端 Clrn，四组数据输入信号J3~J0、K3~K0 和四组数据输出信号Q3~Q0。当 Setn 和 Clrn 都为高电平时，输出Q 在时钟信号 CLK1 的上升沿处随输入 J、K 的值变化，在 J、K 端均为 1 时，每遇到一个时钟的上升沿，输出端的状态翻转一次。

置位 清零		输入			输出	
Setn	Clrn	CLK1	J_i	K_i	Q_{n+1}	$\overline{Q_{n+1}}$
0	X	X	X	X	1	0
1	0	X	X	X	0	1
1	1	↑	0	0	Q_n (保持)	$\overline{Q_n}$ (保持)
1	1	↑	0	1	0	1
1	1	↑	1	0	1	0
1	1	↑	1	1	$\overline{Q_n}$ (翻转)	Q_n (翻转)

$$Q_{n+1} = (J_i \bullet \overline{Q_n} + \overline{K_i} \bullet Q_n) \bullet Setn \bullet Clrn + \overline{Setn} \quad (0 \leq i \leq 3, i \in N)$$



4JK触发器功能模块图

```

13  reg CLK1 = 0;
14  reg [20:0]Count;
15  parameter Timex = 21'd2000_000;
16
17  always @ ( posedge CLK )
18  begin
19      if ( Count == Timex - 1'b1 )
20      begin
21          Count <= 0;
22          CLK1 <= ~CLK1;
23      end
24  else
25      Count <= Count + 21'b1;
26  end
27
28  always @ ( posedge CLK1 )
29  begin
30      Q[0] <= ( ( J[0] & Q_n[0] ) | ( ~K[0] & Q[0] ) ) & Setn & Clrn ) | ~Setn;
31      Q[1] <= ( ( J[1] & Q_n[1] ) | ( ~K[1] & Q[1] ) ) & Setn & Clrn ) | ~Setn;
32      Q[2] <= ( ( J[2] & Q_n[2] ) | ( ~K[2] & Q[2] ) ) & Setn & Clrn ) | ~Setn;
33      Q[3] <= ( ( J[3] & Q_n[3] ) | ( ~K[3] & Q[3] ) ) & Setn & Clrn ) | ~Setn;
34      Q_n[0] <= ~Q[0];
35      Q_n[1] <= ~Q[1];
36      Q_n[2] <= ~Q[2];
37      Q_n[3] <= ~Q[3];
38  end

```




重庆大学
CHONGQING UNIVERSITY

2. 加法计数器的设计与实现

计数器在数字系统中的主要作用是记录脉冲个数，以实现计数、定时、产生节拍脉冲、脉冲序列等功能。


设计思路：在Verilog HDL中，一个计数器的行为就是在每一个时钟的上升沿使输出加1。在always语句块中，利用算术运算符在每一个时钟上升沿使输出加1来实现加法计数功能。

```
1 module count3b(  
2     input wire clr,  
3     input wire clk,  
4     output reg [2:0] Q  
5 );  
6 always@(posedge clk or posedge clr)  
7 if(clr==1)  
8     Q<=0;  
9 else  
10    Q<=Q+1;  
11 endmodule
```




3位二进制加法计数器的设计参考代码

3位二进制加法计数器仿真波形图



24进制加法计数器示意图



24进制加法计数器功能模块图

```

24 always @ ( posedge CLK1 or negedge RSTn )
25 begin
26     if( !RSTn )
27     begin
28         Result[7:4] <= 0;    //ResultH
29         Result[3:0] <= 0;    //ResultL
30     end
31     else if( Result[7:4] == 4'd2 && Result[3:0] == 4'd3 )
32     begin
33         Result[7:4] <= 0;
34         Result[3:0] <= 0;
35     end
36     else if( Result[3:0] == 4'd9 )
37     begin
38         Result[3:0] <= 0;
39         Result[7:4] <= Result[7:4] + 1'b1;
40     end
41     else
42         Result[3:0] <= Result[3:0] + 1'b1;
43 end

```

计数参考代码


```

10 parameter Timex = 8'd200;
11 reg [7:0]Count;
12 reg [3:0]SingleNum;
13 reg [7:0]W_Digitron_Out;
14 reg [5:0]W_DigitronCS_Out;
15 parameter _0 = 8'b0011_1111, _1 = 8'b0000_0110, _2 = 8'b0101_1011,
16           _3 = 8'b0100_1111, _4 = 8'b0110_0110, _5 = 8'b0110_1101,
17           _6 = 8'b0111_1101, _7 = 8'b0000_0111, _8 = 8'b0111_1111,
18           _9 = 8'b0110_1111;
19
20 always @ ( posedge CLK )
21 begin
22     if( Count == Timex )
23     begin
24         Count <= 8'd0;
25         W_DigitronCS_Out = {W_DigitronCS_Out[5:2],W_DigitronCS_Out[0],W_DigitronCS_Out[1]};
26         if(W_DigitronCS_Out == 6'b11_1100)
27             W_DigitronCS_Out = 6'b11_1110;
28
29         case(W_DigitronCS_Out)
30             6'b11_1110: SingleNum = Result[3:0];    //Display ResultL
31             6'b11_1101: SingleNum = Result[7:4];    //Display ResultH
32         endcase
33
34         case(SingleNum)
35             4'd0: W_Digitron_Out = _0;
36             4'd1: W_Digitron_Out = _1;
37             4'd2: W_Digitron_Out = _2;
38             4'd3: W_Digitron_Out = _3;
39             4'd4: W_Digitron_Out = _4;
40             4'd5: W_Digitron_Out = _5;
41             4'd6: W_Digitron_Out = _6;
42             4'd7: W_Digitron_Out = _7;
43             4'd8: W_Digitron_Out = _8;
44             4'd9: W_Digitron_Out = _9;
45             default: W_Digitron_Out = 8'b1111_1111;
46         endcase
47
48     else
49         Count <= Count + 1'b1;

```

数码管动态扫描显示译码核心代码

数码管动态扫描驱动即通过分时轮流控制各个数码管的**位选端**，使各个数码管轮流受控显示。在轮流显示过程中，每位数码管的点亮时间为1-2ms，然后将下一个数码管的位码选通，开始显示下一个数码管。由于人的视觉暂留现象及发光二极管的余辉效应，只要扫描速度够快，给人的印象就是一组稳定的显示数据，不会有闪烁感。但是，如果数码管数量过多，数码管在轮流显示过程中熄灭的时间超过20ms，就会有闪烁现象出现。



**片选低电平有效，
段选高电平有效。**

```

2  always@(posedge divclk or negedge rst)
3  begin
4      if(!rst)
5      begin
6          an      <= 6'b111_111;
7          disp_bit <= 3'd0;
8          dot_disp <= 1'b0;  //共阴极数码管, 高电平导通
9      end
10     else
11     begin
12         if(disp_bit == 3'd6)
13             disp_bit <= 3'd0;
14         else
15         begin
16             disp_bit <= disp_bit + 1'b1;
17             case(disp_bit)
18                 3'h0:
19                 begin
20                     disp_dat <= dispdata[3:0];
21                     dot_disp <= point[0];
22                     an <= 6'b111110;
23                 end
24                 3'h1:
25                 begin
26                     disp_dat <= dispdata[7:4];
27                     dot_disp <= point[1];
28                     an <= 6'b111101;
29                 end
30                 3'h2:
31                 begin
32                     disp_dat <= dispdata[11:8];
33                     dot_disp <= point[2];
34                     an <= 6'b111011;
35                 end
36                 3'h3:
37                 begin
38                     disp_dat <= dispdata[15:12];
39                     dot_disp <= point[3];
40                     an <= 6'b110111;
41                 end
42                 3'h4:
43                 begin
44                     disp_dat <= dispdata[19:16];
45                     dot_disp <= point[4];
46                     an <= 6'b101111;
47                 end

```

```

47     end
48     3'h5:
49     begin
50         disp_dat <= dispdata[23:20];
51         dot_disp <= point[5];
52         an <= 6'b011111;
53     end
54     default: an <= 6'b000_000;
55 endcase
56 end
57 end
58 always@(disp_dat)
59 begin
60     case(disp_dat)
61         4'h0: seg = {dot_disp, 7'b0111111};
62         4'h1: seg = {dot_disp, 7'b0000110};
63         4'h2: seg = {dot_disp, 7'b1011011};
64         4'h3: seg = {dot_disp, 7'b1001111};
65         4'h4: seg = {dot_disp, 7'b1100110};
66         4'h5: seg = {dot_disp, 7'b1101101};
67         4'h6: seg = {dot_disp, 7'b1111101};
68         4'h7: seg = {dot_disp, 7'b0000111};
69         4'h8: seg = {dot_disp, 7'b1111111};
70         4'h9: seg = {dot_disp, 7'b1101111};
71         default: seg = 8'h00;
72     endcase
73 end
74

```

信号名	FPGA 引脚号	说明
Digitron_Out[0]	D9	字码段 A
Digitron_Out[1]	E10	字码段 B
Digitron_Out[2]	E8	字码段 C
Digitron_Out[3]	D11	字码段 D
Digitron_Out[4]	C8	字码段 E
Digitron_Out[5]	D8	字码段 F
Digitron_Out[6]	E9	字码段 G
Digitron_Out [7]	C9	字码段 DP
DigitronCS_Out[0]	C14	片选信号 DigCS6
DigitronCS_Out[1]	D14	片选信号 DigCS5
DigitronCS_Out[2]	G11	片选信号 DigCS4
DigitronCS_Out[3]	F11	片选信号 DigCS3
DigitronCS_Out[4]	C11	片选信号 DigCS2
DigitronCS_Out[5]	D12	片选信号 DigCS1



重庆大学
CHONGQING UNIVERSITY

3. 课上训练

- 1、设计一个模35的自然计数器，要求有复位、停止功能；
- 2、实现板卡上6个数码管闪烁输出显示“cqu628”